« فصل سوم »

ترانزیستورهای اثرمیدان

(مطابق فصل سوم کتاب الکترونیک عمومی ۲)

هدف کلی:

آزمایش نرم‌افزاری ترانزیستورهای اثر میدان و کاربرد آن با استفاده از نرم‌افزار مولتی‌سیم

هدف های رفتاری:

در پایان این آزمایش که با استفاده از نرم‌افزار مولتی‌سیم اجرا می‌شود از فراگیرنده انتظار می‌رود که :

۱- منحنی مشخصه‌های خروجی و انتقالی ترانزیستور JFET را مشاهده کند.

۲- ولتاژ و جریان‌های مورد نیاز در انواع بایاسینگ ترانزیستور JFET را با استفاده از نرم‌افزار اندازه‌گیری کند.

۳- مدار تأمین بایاس ثابت ترانزیستور JFET را با نرم‌افزار ببندد.

۴- نقطه‌ی کار JFETرا در مدار بایاس سرخود در نرم‌افزار اندازه‌گیری کند.

۵- نقطه‌ی کار JFET را در مدار تأمین بایاس با روش تقسیم ولتاژ در نرم‌افزار به دست آورد.

۶- مقدار بهره‌ی ولتاژ و اختلاف‌فاز بین ولتاژ ورودی و خروجی تقویت‌کننده‌ی سورس مشترک را به وسیله‌ی اسیلوسکوپ در نرم‌افزار اندازه‌گیری کند.

۷- مدار تقویت‌کننده‌ی گیت مشترک را ببندد و بهره‌ی ولتاژ مدار را به دست آورد.

۸- مدار تقویت‌کننده‌ی درین مشترک را ببندد و بهره‌ی ولتاژ و اختلاف‌فاز را اندازه‌گیری کند.

۳-۱ آزمایش ۱: منحنی‌مشخصه‌های ترانزیستورJFET

۳-۱-۱ در ترانزیستورJFET تغییرات جریان درین وابسته به تغییرات دو عامل V_{DS} و V_{GS} است. منحنی مشخصه‌ی خروجی JFET شکل ۱-۳، تغییرات I_D بر حسب V_{DS} با پنج مقدار V_{GS} که در هر مرحله ثابت در نظر گرفته شده است را نشان می‌دهد.



شکل ۱-۳ منحنی مشخصه‌ی خروجی JFET

۳-۱-۲ بـرای مشـاهده‌ی منحنی‌مشـخصه‌ی خروجی JFET مدار شکل ۲-۳ را ببندید.



شکل ۲-۳ مدار عملی جهت مشاهده‌ی منحنی‌مشخصه‌ی خروجی JFET

۳-۱-۳ شکل ۳-۳ منحنی‌مشـخصه‌ی ترانزیستور را در ربع اول صفحه‌ی نمایش اسیلوسکوپ نشان می‌دهد. چنان‌چه دکمه‌ی CHinv را فعال نکنید منحنی مشـخصه در ربع دوم ظاهر می‌شـود زیرا ولتاژ صفحات انحراف X اسیلوسـکوپ نسـبت بـه زمیـن منفی‌تـر اسـت و جریـان I_D از مقاومت R_D=۱KΩ عبور می‌کند.



شکل ۳-۳ منحنی مشخصه‌ی خروجی JFET در ربع اول

جریـان I_D از مقاومـت $R_1=R_D=1K\Omega$ عبور می‌کند و ولتاژ را برای کانال A(Y) تولید می‌کند. این ولتاژ اشـعه را در جهت عمودی به صفحه‌ی اسیلوسـکوپ منحرف می‌کند. ولتاژ کانال B(X) همان ولتاژ درین – سـورس V_{DS} اسـت.

برای به دسـت آوردن جریان درین بایـد ولتاژ کانال A را بر مقاومت R_D تقسیم کنید.

۳-۱-۴ در مدار شـکل ۲-۳ ولتـاژ V_{GS} را روی مقدار ۰/۵ ولـت تنظیـم کنیـد و جریـان I_D را برای $V_{DS}=2V$ اندازه‌گیری و یادداشت کنید.

V_{DS} = ...V I_D = ...mA

۳-۱-۵ منحنی مشـخصه‌ی انتقالی ترانزیسـتور JFET مطابق شـکل ۴-۳ اسـت. این منحنی تغییرات جریان I_D را بر حسب ولتاژ معکوس V_{GS} در حالتی که V_{DS} ثابت است نشان می‌دهد.

شکل ۴-۳ منحنی مشخصه‌ی انتقالی ترانزیستور JFET

برای مشـاهده‌ی منحنی مشخصه‌ی انتقالی روی صفحه‌ی اسیلوسکوپ موجود در نرم‌افزار، مدار شکل ۵-۳ را ببندید.



شکل ۵-۳ مدار عملی جهت مشاهده‌ی منحنی مشخصه‌ی انتقالی

۳-۱-۶ مدار شکل ۳-۵ را فعال کنید و اسیلوسکوپ را مطابق شکل ۳-۶ تنظیم کنید.



شکل ۳-۶ تنظیم اسیلوسکوپ جهت مشاهدهی دقیق منحنی مشخصهی انتقالی ترانزیستور JFET

۳-۱-۷ مقدار ولتاژ گیت - سورس آستانه ((VGS(off) و جریان درین - سورس اشباع (I_{DSS}) را اندازه‌گیری و یادداشت کنید.

$V_{GS(off)} =$ V $I_{DSS} =$ mA

۳-۲ آزمایش۲: بایاسینگ ترانزیستور JFET

۳-۲-۱ مدار بایاسینگ ثابت در شکل ۳-۷ نشان داده شده است.



شکل ۳-۷ مدار بایاس ثابت

در این مدار به دلیل این که مقاومت ورودی ترانزیستور JFET خیلی بزرگ است از جریان گیت (I_G) که ناچیز است، می‌توانیم صرفنظر کنیم و بنویسیم :

$V_{GS} + V_{GG} = ۰$ $V_{GS} = -V_{GG}$

۳-۲-۲ مدار شکل ۳-۸ را بر روی میز کار نرم‌افزار ببندید.



شکل ۳-۸ مدار عملی بایاس ثابت

۳-۲-۳ با استفاده از مولتی‌متر DC ولتاژهای خواسته شده و جریان درین را مطابق جدول ۳-۱ اندازه‌گیری کنید و مقادیر را در جدول بنویسید.

جدول ۳-۱ مقادیر نقطه‌ی کار بایاس ثابت

کمیت	مقدار	واحد
V_G		
V_S		
V_{GS}		
V_D		
I_D		

۳-۲-۴ مدار شکل ۳-۹ بایاس سرخود ترانزیستور JFET را نشان می‌دهد.



شکل ۳-۹ مدار بایاس سرخود JFET

در این بایاس $I_G = ۰$ است بنابراین می‌توانیم بنویسیم:

$$V_{GS} + R_S I_D = ۰ \qquad V_{GS} = -I_D R_S$$

ولتاژ گیت سورس از ولتاژ معکوس سورس تأمین می‌شود.

۳-۲-۵ مدار بایاس سرخود JFET شکل ۳-۱۰ را بر روی میز کار نرم‌افزار ببندید.



شکل ۳-۱۰ مدار عملی بایاس سرخود

۳-۲-۶ مقادیر نقطه‌ی کار ترانزیستور را اندازه‌گیری کنید و مقادیر را در جدول ۲-۳ بنویسید.

جدول ۲-۳ مقادیر نقطه ی کار بایاس سرخود JFET

کمیت	مقدار	واحد
V_G		
V_S		
V_{DS}		
V_D		
I_D		
I_S		

۳-۲-۷ تغذیه‌ی JFET با روش تقسیم ولتاژ در شکل ۳-۱۱ نشان داده شده است.



شکل ۳-۱۱ مدار بایاس با تقسیم کننده‌ی ولتاژ JFET

مقدار ولتاژ V_{GS} با توجه به روابط زیر به دست می‌آید:

$$V_{GS} = \frac{R_۲}{R_۱ + R_۲}.V_{DD}$$

$$V_{GS} = V_G - I_D R_S$$

میدانیم

ولتاژ V_G مثبت است. برای این که V_{GS} منفی شود باید مقدار R_S را طوری محاسبه کنیم که ولتاژ دو سر آن به حدی بیش از مقدار V_G برسد تا گیت به طور صحیح بایاس شود.

۳-۲-۸ مدار بایاس با تقسیم ولتاژ JFET ۳-۱۲ را در محیط کار نرم‌افزار مولتی‌سیم ببندید.



شکل ۳-۱۲ مدار عملی بایاس ولتاژ با تقسیم JFET

۳-۲-۹ با استفاده از مولتی‌متر DC مقادیر جریان و ولتاژهای خواسته شده در جدول ۳-۳ را اندازه‌گیری کنید و در آن بنویسید.

جدول ۳-۳ مقادیر ولتاژ نقطه‌ی کار در JFET با بایاس تقسیم ولتاژ

کمیت	مقدار	واحد
V_G		
V_S		
V_{GS}		
V_{DS}		
V_D		
I_D		
I_S		

برای هنرجویان علاقه‌مند:

سه نوع بایاس JFET را با هم مقایسه کنید. برتری‌های آن‌ها را در مقایسه با هم بنویسید و موارد کاربرد آن‌ها را شرح دهید.

۳-۳ آزمایش۳: تقویت‌کننده با ترانزیستور JFET

۳-۳-۱ یکی از کاربردهای مهم ترانزیستورهای اثر میدان FET مدارهای تقویت‌کننده است. تقویت‌کننده‌های FET به صورت سورس مشترک، گیت مشترک و درین مشترک شکل می‌گیرد. در تقویت‌کننده سورس مشترک سیگنال ورودی به پایه‌ی گیت داده می‌شود و سیگنال خروجی تقویت شده از پایه‌ی درین دریافت می‌گردد. شکل ۳-۱۳ مدار تقویت‌کننده‌ی سورس مشترک را نشان می‌دهد.



شکل ۳-۱۳ مدار تقویت‌کننده‌ی سورس مشترک

۳-۳-۲ مدار تقویت‌کننده‌ی سورس مشترک شکل ۳-۱۳ را ببندید.

۳-۳-۳ به وسیله‌ی اسیلوسکوپ شکل ۳-۱۴ مقدار پیک تا پیک سیگنال ورودی و خروجی تقویت شده را

اندازه‌گیری کنید و بنویسید.



شکل ۱۴-۳ سیگنال‌های ورودی و خروجی تقویت‌کننده‌ی سورس مشترک (C.S)

$$V_{G_{P-P}} = V_{in_{P-P}} = \text{..... V}$$
$$V_{D_{P-P}} = V_{O_{P-P}} = \text{.....V}$$

۳-۳-۴ با استفاده از مقادیر اندازه‌گیری شده، بهره‌ی ولتاژ و اختلاف‌فاز سیگنال ورودی و خروجی مدار سورس مشترک را محاسبه کنید.

$$A_V = \frac{V_{O_{P-P}}}{V_{in_{P-P}}} = \text{.....} \quad , \varphi = \text{.....}$$

۳-۳-۵ در تقویت‌کننده‌ی سورس مشترک جهت پایداری مدار در مقابل بروز نوسان از مقاومت R_S استفاده می‌کنیم که فیدبک منفی را به وجود می‌آورد. برای ایجاد فیدبک منفی، قسمتی از سیگنال خروجی روی مقاومت R_S افت می‌کند. این افت ولتاژ باعث کاهش بهره‌ی ولتاژ میشود. در بسیاری از موارد، مدار نیاز به فیدبک منفی ندارد و عملاً نوسان نمی‌کند. لذا کاهش بهره‌ی ولتاژ در مدار، نوعی عیب محسوب میشود. برای رفع این عیب خازن C_S را در مدار قرار می‌دهند تا مقاومت R_S را در سیگنال AC بای‌پس کند.

۳-۳-۶ مدار شکل ۱۵-۳ را ببندید. دامنه‌ی سیگنال ورودی را به گونه‌ای تنظیم کنید، که دامنه‌ی سیگنال خروجی به حداکثر مقدار خود برسد و بدون اعوجاج باشد.



شکل ۱۵-۳ مدار تقویت‌کننده‌ی سورس مشترک با خازن بای‌پس (C_S)

۳-۳-۷ دامنه‌ی سیگنال ورودی و خروجی را اندازه بگیرید و بهره‌ی ولتاژ مدار را محاسبه کنید.

$$V_{in_{P-P}} = \text{.....V} \quad V_{O_{P-P}} = \text{.....V}$$
$$A_V = \frac{V_{O_{P-P}}}{V_{in_{P-P}}} = \text{.....}$$

سؤال ۱: بهره‌ی ولتاژ مدار شکل ۱۵-۳ را با بهره‌ی ولتاژ مدار شکل ۱۳-۳ مقایسه کنید و نتیجه‌ی مقایسه را بنویسید.

۳-۳-۸ برای اندازه‌گیری مقاومت خروجی تقویت‌کننده، یک مقاومت بار را مطابق شکل ۳-۱۶ به همراه یک کلید به مدار تقویت‌کننده اضافه کنید.



شکل ۳-۱۶ اضافه کردن مقاومت بار R_L به مدار تقویت‌کننده

۳-۳-۹ ولتاژ خروجی بدون بار (V_{ONL}) و ولتاژ خروجی با بار کامل (V_{OFL}) را با اسیلوسکوپ اندازه‌گیری کنید. سپس با استفاده از رابطه‌ی: $R_O = R_L = \frac{V_{ONL} - V_{OFL}}{V_{OFL}}$ مقاومت خروجی را به دست آورید.

$R_O = ...\Omega$

سؤال ۲: آیا ولتاژ خروجی به دست آمده برای R_O تقویت‌کننده‌ی سورس مشترک با مقدار طبیعی آن تقریباً انطباق دارد؟ شرح دهید.

۳-۳-۱۰ مقاومت R_S را مطابق شکل ۳-۱۷ به مدار تقویت‌کننده‌ی سورس مشترک اضافه کنید.



شکل ۳-۱۷ اضافه کردن R_S به مدار تقویت‌کننده‌ی سورس مشترک

۳-۳-۱۱ به وسیله‌ی اسیلوسکوپ دامنه‌ی پیک تا پیک سیگنال نقاط V_S و V_{in} را نسبت به نقطه‌ی زمین مدار اندازه‌گیری کنید و مقدار آن را بنویسید.

$V_{SP-P} = ...V \quad V_{inP-P} = ...V$

۳-۳-۱۲ جریان ورودی مدار را از رابطه‌ی: $I_{in} = I_S = \frac{V_S - V_{in}}{R_S}$ محاسبه کنید.

$I_{in} = ...mA$

۳-۳-۱۳ مقاومت ورودی مدار را از رابطه‌ی: $R_{in} = \frac{V_{in}}{I_{in}}$ محاسبه کنید.

$R_{in} = \quad \Omega$

سؤال ۳: مقاومت ورودی تقویت‌کننده‌ی سورس مشترک با توجه به مدار معادل ac و مقاومت بسیار زیاد گیت–سورس JFET، تقریباً چه قدر است؟ شرح دهید.

تمرین ۱: مدار تقویت‌کننده‌ی سورس مشترک با بایاس سرخود شکل ۱۸-۳ را ببندید. سپس مقادیر R_O، A_V و R_{in} را اندازه‌گیری و یادداشت کنید.



شکل ۱۸-۳ تقویت‌کننده‌ی سورس مشترک با بایاس سرخود

$$R_{in} = \ldots\ldots\Omega \quad R_O = \ldots\ldots\Omega$$
$$A_V = \ldots\ldots\ldots$$

۳-۳-۱۴ تقویت‌کننده‌ی گیت مشترک برای تقویت دامنه‌ی ولتاژ در فرکانس بالا به کار می‌رود. مدار گیت مشترک شکل ۱۹-۳ را ببندید.



شکل ۱۹-۳ مدار تقویت‌کننده‌ی گیت مشترک(C.G)

۳-۳-۱۵ دامنه‌ی پیک تا پیک سیگنال ورودی و خروجی تقویت‌کننده را با اسیلوسکوپ شکل ۲۰-۳ اندازه‌گیری کنید و مقدار آن را بنویسید.



شکل ۲۰-۳ سیگنال‌های ورودی و خروجی مدار گیت مشترک

$$V_{S_{P-P}} = V_{in_{P-P}} = \ldots\ldots\ldots V$$
$$V_{D_{P-P}} = V_{O_{P-P}} = \ldots\ldots\ldots V$$

۳-۳-۱۶ ضریب بهره‌ی ولتاژ و اختلاف‌فاز بین سیگنال‌های ورودی و خروجی تقویت‌کننده‌ی گیت مشترک را اندازه‌گیری و یادداشت کنید.

$$A_V = \frac{V_{O_{P-P}}}{V_{in_{P-P}}} = \ldots\ldots\ldots \quad , \varphi = \ldots\ldots\ldots$$

تمرین ۲: مقاومت خروجی تقویت‌کننده‌ی گیت مشترک تقریباً برابر با R_D است. یک مقاومت بار $R_L = ۳/۹K\Omega$ را به مدار تقویت‌کننده‌ی شکل ۱۹-۳ اضافه کنید و مقاومت خروجی آن را اندازه بگیرید.

$$R_O = \ldots\ldots\ldots\Omega$$

۳-۳-۱۷ در مدار تقویت‌کننده‌ی درین مشترک یا سورس پیرو مطابق شکل ۲۱-۳، سیگنال ورودی را به پایه‌ی

گیت می‌دهیم و سیگنال خروجی مدار را از پایه‌ی سورس می‌گیریم.



شکل ۲۱-۳ مدار تقویت‌کننده‌ی درین مشترک

۳-۳-۱۸ مدار تقویت‌کننده‌ی درین مشترک شکل ۲۱-۳ را در نرم‌افزار ببندید. با استفاده از اسیلوسکوپ مطابق شکل ۲۲-۳ مقادیر دقیق دامنه‌های ولتاژ ورودی و خروجی و اختلاف‌فاز بین آن دو را اندازه‌گیری کنید و بهره‌ی ولتاژ مدار را به دست آورید.



شکل ۲۲-۳ سیگنال‌های ورودی و خروجی مدار درین مشترک

$$V_{Gp-p} = V_{inp-p} = ...V \qquad V_{Sp-p} = V_{Op-p} = ...V$$

$$A_V = \frac{V_{Op-p}}{V_{inp-p}} = ... \qquad \varphi = ...$$

سؤال ۴: از کدام منحنی مشخصه‌ی JFET می‌توان نواحی کار ترانزیستور JFET را به دست آورد؟

سؤال ۵: از منحنی مشخصه‌ی انتقالی کدام کمیت مربوط به ترانزیستور JFET به دست می‌آید؟

سؤال ۶: کدام تقویت‌کننده‌ی JFET تقویت‌کننده‌ی جریان است؟

سؤال ۷: تقویت‌کننده‌های ترانزیستوری اثر میدانی FET را با تقویت‌کننده‌های BJT از نظر بهره‌ی ولتاژ، مقاومت ورودی، مقاومت خروجی، بهره‌ی جریان و کاربرد با یکدیگر مقایسه کنید.