



شکل ۲-۵۰ در هنگام لبه صعودی پالس ورودی، اطلاعات ورودی وارد حافظه Master می‌شود.

در فلیپ فلاب JK-MS در هنگام لبه صعودی پالس، اطلاعات ورودی وارد حافظه Master می‌شود. شکل ۲-۵۰ نشان می‌دهد که اطلاعات ورودی وارد حافظه Master شده است.



شکل ۲-۵۱ در هنگام لبه نزولی پالس ساعت ورودی، پالس ساعت صعودی کند و اطلاعات وارد حافظه Slave می‌شود.


در هنگام لبه نزولی پالس ساعت ورودی، پالس ساعت فلیپ فلاب Slave صعود می‌کند و اطلاعات حافظه Master، وارد حافظه Slave که حافظه خروجی است می‌شود. در شکل ۲-۵۱ لبه نزولی پالس ساعت Master و لبه صعودی پالس ساعت Slave و ورود اطلاعات حافظه Master به حافظه Slave نشان داده شده است. مشاهده می‌شود هنگامی که اطلاعات به خروجی فلیپ فلاب Slave انتقال می‌یابد و می‌خواهد به ورودی فلیپ فلاب Master فیدبک شود دروازه فلیپ فلاب Master بسته است یعنی CP = O است (شکل ۲-۵۲) بدین ترتیب اطلاعات برگشتی نمی‌تواند وارد حافظه Master شود و حافظه را به نوسان درآورد.



شکل ۲-۵۲ هنگامی که Q و Q̄ به ورودی فیدبک می‌یابند CP = ۰ است.

جدول ۲-۱ جدول درستی فلیپ فلاب JK-MS


J	K	CP	Q _t
0	0	0	Q _{t-1} حالت قبلی را حفظ می‌کند
0	1	0	0 RESET
1	0	0	1 SET
1	1	0	Q̄ _{t-1} عکس می‌شود



شکل ۲-۵۳ نماد بلوکی فلیپ فلاب JK-MS

جدول درستی فلیپ فلاب JK-MS مانند جدول درستی فلیپ فلاب JK است. فقط در فلیپ فلاب JK-MS اطلاعات در لبه نزولی پالس ساعت وارد حافظه می‌شوند.

جدول ۲-۱ جدول درستی فلیپ فلاب JK-MS را نشان می‌دهد نماد بلوکی فلیپ فلاب JK-MS را در شکل ۲-۵۳ ملاحظه می‌کنید.




شکل ۲-۵۴ - خط Pr و Cr به آخرین گیت‌های فلیپ فلاب اتصال دارند.

۲-۲-۹ - عملکرد ورودی‌های پیش تنظیم Pre^۱ و پاک کردن Clr^۲: در زمان وصل تعذیب به مدار فلیپ فلاب، وضعیتی که حافظه در آن قرار می‌گیرد یعنی حالت Q، در انواع فلیپ فلاب‌ها کاملاً تصادفی است. برای ایجاد یک حالت معین و تعریف شده‌ی اولیه، از ورودی «پریست» (Preset) و «کلیر» (Clear) استفاده می‌کنیم. Pre و Clr مانند شکل ۲-۵۴ مستقیماً روی Q و \bar{Q} اثر می‌گذارند.

جدول ۱۱-۲ - جدول درستی کامل یک فلیپ فلاب JK با ورودی Cl و Pr

Pr	Cr	CP	J	K	Q _t
0	0	X	X	X	* حالت ناپایدار
0	1	X	X	X	1 (پر شده) Preset
1	0	X	X	X	0 (پاک شده) Clear
1	1	-	X	X	Q _{t-1}
1	1		0	0	Q _{t-1} را حفظ می‌کند
1	1		0	1	0 (0) خروجی Reset
1	1		1	0	1 (1) خروجی Set
1	1		1	1	Q _{t-1} عکس می‌شود

در صورتی که $Pr = 0$ و $Cr = 1$ باشد مقدار $Q = 1$ می‌شود همچنین اگر $Pr = 1$ و $Cr = 0$ باشد مقدار $Q = 0$ خواهد شد ایجاد شرایط $Pr = 0$ و $Cr = 0$ حالت ناپایدار ایجاد می‌کند. وضعیت $Pr = 1$ و $Cr = 1$ تغییری در حافظه به وجود نمی‌آورد. جدول ۱۱-۲ جدول درستی کامل یک فلیپ فلاب JK را با ورودی Pr و Cr نشان می‌دهد.




شکل ۲-۵۵ - نماد بلوکی فلیپ فلاب JK با Pr و Cr و Cl


در شکل ۲-۵۵ نماد بلوکی فلیپ فلاب k-J-K با خط Pr و Cr رسم شده است.

۱- Pre - Preset - پیش تنظیم

۲- Clear - Clr = Cl - پاک کردن




شکل ۲-۵۶ - شکل ظاهری آی سی ۷۴۷۶



شکل ۲-۵۷ - نماد داخلی آی سی ۷۴۷۶

جدول ۲-۱۲ - جدول درستی یکی از فلیپ فلاپ‌های آی سی ۷۴۷۶

INPUTS				OUTPUTS		
Preset	Clear	Clock	J	K	Q	\bar{Q}
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H	H
H	H	↓	L	L	Q	\bar{Q}
H	H	↓	H	L	H	L
H	H	↓	L	H	L	H
H	H	↓	H	H	TOGGLE	
H	H	H	X	X	Q	\bar{Q}



شکل ۲-۵۸ - فلیپ فلاپ

۲-۱۰ - تراشه ۷۴LS76: آی سی ۷۴LS76 یک

تراشه ۱۶ پایه است که در داخل آن دو عدد فلیپ فلاپ JKMS جاسازی شده است. شکل ۲-۵۶ شکل ظاهری این آی سی را نشان می‌دهد. در شکل ۲-۵۷ فلیپ فلاپ‌های داخل این آی سی رسم شده‌اند.

پایه ۵ تغذیه مثبت آی سی (۵+ ولت) و
پایه ۱۳ زمین آی سی است.

جدول ۲-۱۲، جدول درستی یکی از فلیپ فلاپ‌های ۷۴LS76 را نشان می‌دهد. حالت X به معنی این است که وضعیت ورودی اهمیتی ندارد و هر مقدار صفر یا یک می‌تواند باشد.

۲-۱۱ - فلیپ فلاپ نوع D^۱: این فلیپ فلاپ تنها


دارای یک ورودی است که ورودی D نام دارد (شکل ۲-۵۸).

۱-D - Delay تأخیری

D - data type

نوع داده

از این فلیپ فلاب به عنوان یک سلول ثبات (ثبت کننده) استفاده می‌کنند. زیرا اطلاعات ورودی آن پس از هر پالس ساعت وارد حافظه فلیپ فلاب شده و تا پالس ساعت بعدی حفظ می‌شود. این فلیپ فلاب را می‌توان به کمک هر یک از انواع فلیپ فلاب JK، JK یا JK-MS، SR نمایش داد. برای این منظور باید ورودی S را نفی کنیم سپس آن را به R اتصال دهیم. همچنین می‌توان ورودی J را نفی کرد و به ورودی K اتصال داد شکل ۲-۵۹ یک فلیپ فلاب D را با استفاده از فلیپ فلاب JK نشان می‌دهد.




شکل ۲-۵۹ - فلیپ فلاب D با استفاده از فلیپ فلاب JK

جدول ۲-۱۳ - جدول درستی فلیپ فلاب D


CP	D	Q
۰	۰	۰
۱	۱	۱

جدول درستی فلیپ فلاب D مطابق جدول ۲-۱۳ است. در شکل ۲-۶۰ نماد بلوکی فلیپ فلاب نوع D رسم شده است.




شکل ۲-۶۰ - نماد مداری فلیپ فلاب D


شکل ۲-۶۱ - تبدیل فلیپ فلاب JK به T = ۰: اگر دو ورودی فلیپ فلاب JK را به هم وصل کنیم و اتصال مشترک را T بنامیم، فلیپ فلاب جدیدی ساخته می‌شود که به آن فلیپ فلاب نوع T یا کلیدی گویند. شکل ۲-۶۱ نحوه تبدیل فلیپ فلاب JK را به T = ۰ نشان می‌دهد. با توجه به شکل درمی‌یابیم که اطلاعات ورودی‌های J و K با هم برابرند. پس اگر $T = 0$ باشد (مطابق شکل ۲-۶۲) است. در این صورت حافظه بدون تغییر می‌ماند.



شکل ۲-۶۱ - تبدیل فلیپ فلاب JK به T = ۰



شکل ۲-۶۲ - T = ۰ است و Q و Q-bar تغییر نمی‌کند




شکل ۲-۶۳ است در لبه نزولی پالس ساعت Q_t بر عکس می شود.

جدول ۲-۱۴- جدول درستی T-FF بر اساس عملکرد

T	CLK	J	K	Q_{t-1}	Q_t
0		0	0	0	0
0		0	1	1	1
1		1	1	0	1
1		1	1	1	0

جدول ۲-۱۵- جدول درستی T-FF

T	CP	Q_t	
0		Q_{t-1}	حالات قبلی را حفظ می کند
1		\bar{Q}_{t-1}	حالات قبلی عکس می شود



شکل ۲-۶۴- نماد بلوکی

0	0	1	1	1	0	0	1	0	1	1	1	0	1	0	0	0
1																
2																
n																

شکل ۲-۶۵- فلیپ فلاب مانند یک خانه اطلاعات ۰ یا ۱ را در خود نگهداری می کند.

حال چنانچه $T = 1$ باشد، $J = K = 1$ است طبق شکل ۲-۶۳ با هر پالس ساعت وضعیت حافظه بر عکس حالت قبل می شود. یعنی اگر حافظه است به حالت Set و اگر Reset است به حالت Set می رود.


جدول ۲-۱۴- جدول درستی T-FF را بر اساس عملکرد Jk-FF نشان می دهد. این جدول را می توان به صورت جدول ۲-۱۵ خلاصه کرد. نماد بلوکی فلیپ فلاب T در شکل ۲-۶۴ آمده است.

۲-۳- بررسی انواع شیفت رجیسترها

۲-۳-۱- بررسی کلی: رجیسترها یا ثبات‌ها گروهی از سلول‌های حافظه هستند که مانند جدولی از خانه‌ها (مطابق شکل ۲-۶۵) اطلاعات را در خود نگهداری می کنند. یک ثبات n بیتی دارای n فلیپ فلاب است و می تواند n بیت اطلاعات را به صورت ۰ و ۱ در خود ذخیره کند. هر صفر یا یک را یک بیت می گویند مثلًا 010 دارای سه بیت است.




حالات اولیه حافظه



اطلاعات مورد انتقال

اطلاعات ثبت شده بعد از فرمان
انتقال




شکل ۲-۶۶—اطلاعات به طور همزمان به حافظه انتقال می‌یابد.



مرحله ۱—حافظه خالی است


مرحله ۲—یک بیت اطلاعات
وارد حافظه شد

مرحله ۳ و ۴—سایر اطلاعات
به طور پشت سرهم وارد حافظه
می‌شوند




مرحله ۵—کلیه اطلاعات منتقل
شده اند

شکل ۲-۶۷—اطلاعات پشت سرهم و تدریجی به حافظه منتقل می‌شوند.




اطلاعات ثبت شده در حافظه



اطلاعات به طور همزمان خوانده
می‌شود



شکل ۲-۶۸—خواندن اطلاعات به طور موازی



اطلاعات ثبت شده در حافظه

اطلاعات یکی یکی خوانده
می‌شود

شکل ۲-۶۹—خواندن اطلاعات به صورت پشت سرهم

۲-۳-۲— انواع شیفت رجیسترها: برای انتقال

اطلاعات به حافظه‌ها می‌توان به دو صورت انتقال هم‌زمان یا موازی و انتقال پشت سرهم یا سری عمل کرد. شکل ۲-۶۶ و ۲-۶۷ حالت‌های انتقال اطلاعات را نشان می‌دهد.

خواندن اطلاعات ثبت شده در حافظه‌ها می‌تواند به صورت

هم‌زمان یا موازی یا به صورت پشت سرهم یا سری انجام گیرد.

شکل ۲-۶۸ خواندن اطلاعات به طور موازی و شکل ۲-۶۹ خواندن اطلاعات به صورت سری را از Q نشان می‌دهد.

شیفت رجیسترها براساس نحوه‌ی ورود و یا خروج

اطلاعات به چهار دسته تقسیم‌بندی می‌شوند.

۱—رجیستر با توانایی نوشتن موازی—خواندن موازی^۱

(PIPO)

۲—رجیستر با توانایی نوشتن سری—خواندن سری^۲

(PISO)

۳—رجیستر با توانایی نوشتن سری—خواندن موازی^۳

(SIPO)

۴—رجیستر با توانایی نوشتن سری—خواندن سری^۴

(SISO)

۱—PIPO = Parallel in parallel out

ورودی موازی—خروجی موازی

۲—PISO = Parallel in Serial out


ورودی موازی—خروجی سری

۳—SiPO = Serial in Parallel out


ورودی سری—خروجی موازی

۴—SiSO = Serial in Serial out

ورودی سری—خروجی سری



شکل ۲-۷۰- ثبات ورودی موازی خروجی موازی



شکل ۲-۷۱- رجیستر از نوع PIPPO(نوشتن موازی - خواندن موازی)

۲-۳-۳- رجیستر با توانایی نوشتن موازی -


خواندن موازی: ساده‌ترین ثبات مطابق شکل ۲-۷۰ است. می‌دانیم در فلیپ فلاپ نوع D با اعمال پالس ساعت، اطلاعات ورودی به خروجی انتقال می‌یابد. هنگامی که پالس ساعت، $CP = 0$ است، اطلاعات خروجی Q_1 تا Q_4 تغییر پیدا نمی‌کند. هنگامی که $CP = 1$ شود اطلاعات D_1 و D_2 و D_3 و D_4 به خروجی‌های Q_1 و Q_2 و Q_3 و Q_4 انتقال می‌یابند.

رجیستر شکل ۲-۷۱ نیز از نوع PIPPO است. فلیپ

فلاب‌ها می‌توانند از نوع SR یا JK باشند. ابتدا توسط Reset همه حافظه‌ها را پاک می‌کنند. این ثبات باله نزولی پالس ساعت، اطلاعات ورودی D_1 تا D_4 را به طور همزمان وارد حافظه‌های Q_1 تا Q_4 می‌کند. برای انتقال اطلاعات باید خط LOAD برابر با ۱ باشد. اطلاعات ثبت شده در حافظه‌ها را نیز می‌توان به طور همزمان خواند.

۴-۳-۲- رجیستر با توانایی «نوشتن سری-خواندن

سری»؛ شکل ۲-۷۲ یک شیفت رجیستر با ورودی سری خروجی سری (SISO) را نشان می‌دهد. در این نوع رجیستر می‌توان اطلاعات ثبت شده را به طور همزمان نیز از حافظه‌ها خارج کرد.



شکل ۲-۷۲- شیفت رجیستر SISO یا

	Q _A	Q _B	Q _C	Q _D
D ₄ D ₃ D ₂ D ₁	0	0	0	0
D ₄ D ₃ D ₂	D ₁			
D ₄ D ₃	D ₂	D ₁		
D ₄	D ₃	D ₂	D ₁	
	D ₄	D ₃	D ₂	D ₁

شکل ۲-۷۳- ورود پشت سریم اطلاعات

ابتدا توسط خط Reset همه حافظه‌ها پاک می‌شود. با هر پالس ساعت، اطلاعات از طریق ورودی سریال به صورت پشت سریم وارد حافظه‌ها می‌شود و به سمت راست انتقال می‌یابد. بعد از چهار پالس ساعت، اطلاعات در چهار حافظه ثبت می‌شود. (شکل ۲-۷۳).

جدول ۲-۱۶- ورودی اطلاعات D₁, D₂, D₃ و D₄ به صورت سریال

شماره پالس	Q _A	Q _B	Q _C	Q _D
.	0	0	0	0
۱	D ₁	0	0	0
۲	D ₂	D ₁	0	0
۳	D ₃	D ₂	D ₁	0
۴	D ₄	D ₃	D ₂	D ₁

برای خروج سریال اطلاعات کافی است که چهار پالس ساعت دیگر به مدار اعمال شود. بعد از ثبت اطلاعات می‌توان به طور همزمان اطلاعات را از Q_A و Q_B و Q_C و Q_D خارج کرد. در جدول ۲-۱۶ چگونگی ورود اطلاعات به حافظه‌ها نشان داده شده است.

جدول ۲-۱۷- خروج اطلاعات سریال از Q_D

شماره پالس	Q_A	Q_B	Q_C	Q_D
۴	D_4	D_3	D_2	D_1
۵	۰	D_4	D_3	D_2
۶	۰	۰	D_4	D_3
۷	۰	۰	۰	D_4
۸	۰	۰	۰	۰

جدول ۲-۱۷- خروج اطلاعات را به طور سریال از Q_D


نشان می‌دهد.




شکل ۲-۷۴- یک شمارنده

۴-۲- بررسی انواع شمارنده‌ها^۱

۱-۲- بررسی کلی: شمارنده مداری است که قادر است با دریافت فرمان معین، از صفر تا عددی خاص را بشمارد. ممکن است شمارش از عدد خاص شروع شده و به صفر ختم شود. شکل ۲-۷۴ یک شمارنده را نشان می‌دهد. شمارنده می‌تواند طبق شکل ۲-۷۵ به عنوان یک مقسم فرکانس نیز عمل کند. عنصر اصلی هر شمارنده مدار فلیپ فلاپ است. شمارنده‌ها براساس نحوه کار به شمارنده‌های آسنکرون (غیرهمزان) و شمارنده سنکرون (هم‌زمان) تقسیم‌بندی می‌شوند.



شکل ۲-۷۵- شمارنده به عنوان مقسم فرکانس




شکل ۲-۷۶- اولین CLK FF خارجی دارد Q_0 است.

۲-۴- ۲- شمارنده‌های آسنکرون: در شمارنده


آسنکرون (غیرهمزان) پالس ساعت فلیپ فلاپ‌ها به طور همزمان به آن‌ها اعمال نمی‌شود. بلکه هر طبقه پالس ساعت خود را از خروجی طبقه ماقبل خود دریافت می‌کند (شکل ۲-۷۶). این نوع شمارنده، شمارنده موجی^۲ نیز نامیده می‌شود. فلیپ فلاپ به کار رفته در این نوع شمارنده از نوع T است و باید همواره

$T = 1$ نگه داشته شود. مدار این شمارنده می‌تواند از نوع فلیپ فلاپ JK با داشتن شرایط $J = K = 1$ نیز باشد. شکل ۲-۷۷ مدار این شمارنده را نشان می‌دهد.




شکل ۲-۷۷ - شمارنده آسنکرون

فلیپ فلاپ به کار رفته در این مدار باله نزولی پالس ساعت عمل می‌کند.




در فلیپ فلاپ نوع T و $T = 1$ در لبه نزولی هر پالس ساعت وضع حافظه برعکس حالت قبل خود می‌شود. شکل ۲-۷۸ فلیپ فلاپ T و وضع حافظه آن را به ازای دو پالس ساعت نشان می‌دهد.

شکل ۲-۷۸ - فلیپ فلاپ T و وضع حافظه آن




شکل ۲-۷۹ - اولین فلیپ فلاپ از مولد خارج پالس ساعت را دریافت می‌کند.

در شکل ۲-۷۹ اولین فلیپ فلاپ پالس ساعت خود را از منبع مولد پالس خارجی دریافت می‌کند. در لبه نزولی هر پالس ساعت وضعیت حافظه این فلیپ فلاپ برعکس می‌شود یعنی در ابتدا که فلیپ فلاپ Reset است در لبه نزولی اولین پالس ساعت، حافظه (یعنی Q) Set می‌شود و در لبه نزولی پالس ساعت بعدی حافظه به حالت Reset تغییر وضعیت می‌دهد. این عمل تا آخرین



شکل ۲-۸۰—دو مین فلیپ فلاب CLK خود را از Q_0 دریافت می کند.

پالس ادامه می یابد. پالس ساعت دومین فلیپ فلاب از خروجی فلیپ فلاب طبقه ای اول تأمین می شود (شکل ۲-۸۰). به همین ترتیب پالس های ساعت دیگر از Q_1 و Q_2 از FF_۲ تأمین می شود. در شکل ۲-۸۱ دیاگرام زمانی وضعیت حافظه ها رسم شده است. وضعیت حافظه ها را در جدول ۲-۱۸ نشان داده ایم. وضعیت حافظه ها شمارش اعداد را به ترتیب از صفر تا ۱۵ بیان می کند. این شمارنده که از ۰ تا ۱۵ را شمارش می کند، شمارنده آسنکرون صعودی^۱ نام دارد. پی بریدم با ۴ فلیپ فلاب می توانیم تا عدد $16 = 2^4$ شمارش کنیم. به طور کلی با n فلیپ فلاب می توان تا عدد 2^n را شمرد.



شکل ۲-۸۱—دیاگرام زمانی وضعیت حافظه ها

جدول ۲-۱۸—اعداد شمارش شده از صفر تا ۱۵

	(8)	(4)	(2)	(1)	اعشاری
Q_3	Q_2	Q_1	Q_0		
0	0	0	0	0	۰
0	0	0	1	۱	
0	0	1	۰	۲	
0	0	1	۱	۳	
0	1	۰	۰	۴	
0	1	۰	۱	۵	
0	1	۱	۰	۶	
0	1	۱	۱	۷	
1	۰	۰	۰	۸	
1	۰	۰	۱	۹	
1	۰	۱	۰	۱۰	
1	۰	۱	۱	۱۱	
1	۱	۰	۰	۱۲	
1	۱	۰	۱	۱۳	
1	۱	۱	۰	۱۴	
1	۱	۱	۱	۱۵	


۲-۴-۳- شمارنده‌ی آسنکرون دهدی: شمارنده‌ای

که از صفر تا ده یعنی ده رقم ۰ و ۱ و ۲ و ۳ و ۴ و ۵ و ۶ و ۷ و ۸ و ۹ را شمارش کند شمارنده دهدی نام دارد. برای شمارش تا ده به ۴ فلیپ فلاب نیاز داریم. چهار فلیپ فلاب می‌تواند تا پایان عدد ۱۵ یعنی (۱۱۱۱) شمارش کند. لذا باید مدار شمارنده آسنکرون صعودی را طوری اصلاح کنیم که بعد از شمارش عدد ۹ یعنی (۱۰۰۱) همه فلیپ فلاب‌ها Reset شده و شمارش مجدد از صفر شروع شود. برای این منظور مدار را مطابق شکل ۲-۸۲ اصلاح می‌کنیم.


بعد از پایان شمارش عدد ۹ یعنی (۱۰۰۱) شمارش عدد ۰ یعنی (۱۰۱۰) آغاز می‌شود. از حافظه‌هایی که در عدد ۰ یک شده‌اند به ورودی NAND فیدبک می‌کنیم تا خروجی گیت NAND برای مدت کوتاهی صفر شود. چون خروجی NAND به Clear NAND به حافظه‌ها وصل است، کلیه حافظه‌ها Reset شده و شمارش مجدد از صفر آغاز می‌شود. در شکل ۲-۸۳ دیاگرام زمانی حافظه‌ها رسم شده است.

جدول ۲-۱۹ جدول درستی شمارنده دهدی

اعدشاری	Q ₃	Q ₂	Q ₁	Q ₀
۰	۰	۰	۰	۰
۱	۰	۰	۰	۱
۲	۰	۰	۱	۰
۳	۰	۰	۱	۱
۴	۰	۱	۰	۰
۵	۰	۱	۰	۱
۶	۰	۱	۱	۰
۷	۰	۱	۱	۱
۸	۱	۰	۰	۰
۹	۱	۰	۰	۱



شکل ۲-۸۲- شمارنده آسنکرون دهدی



شکل ۲-۸۳- دیاگرام زمانی حافظه‌ها

۲-۴-۴- شمارنده آسنکرون نزولی^۱


آسنکرون موجی می‌تواند معکوس شمار هم باشد یعنی از عدد خاص شروع به شمارش کند و به طور معکوس بشمارد تا به صفر برسد. برای این منظور باید اطلاعات را از خروجی \bar{Q} فلیپ

فلاب‌ها دریافت کنیم. شکل ۲-۸۴ مدار این نوع شمارنده را نشان می‌دهد. این شمارنده از عدد ۱۵ (یعنی ۱۱۱۱_۲) شروع به شمارش می‌کند و بعد از هر پالس ساعت، شمارش یک عدد کاهش می‌یابد و در نهایت به صفر ختم می‌شود. بعد از رسیدن به صفر مجددًا شمارش از عدد ۱۱۱۱_۲ آغاز و به صفر می‌رسد.


۲-۴-۵- شمارنده سنکرون (همزمان)

آسنکرون تغییر وضعیت هر فلیپ فلاب به تغییر وضعیت فلیپ فلاب طبقه ماقبل آن بستگی دارد.

به همین جهت سرعت عمل در این شمارنده‌ها کم است، و چنانچه فرکانس پالس ساعت زیاد شود در شمارش خطأ به وجود می‌آید. در شمارنده سنکرون این اشکال برطرف می‌شود. فقط گیت‌هایی به کار رفته در این شمارنده از شمارنده آسنکرون بیشتر است. شکل ۲-۸۵ مدار یک شمارنده سنکرون چهار بیتی را نشان می‌دهد.



شکل ۲-۸۵- شمارنده سنکرون چهار بیتی




شکل ۲-۸۶- J₀ = K₀ = ۱ است لذا Q₀ در هر لبه نزولی تغییر وضعیت می‌دهد.

مشاهده می‌شود پالس ساعت همه فلیپ فلاب‌ها از یک منبع تأمین شده است. در فلیپ فلاب FFO J₀ = K₀ = ۱ است.


از این رو Q₀ در هر لبه نزولی پالس ساعت تغییر وضعیت می‌دهد (شکل ۲-۸۶). از طرفی Q₁ به J₁ وصل است لذا FF₁ زمانی

تغییر وضعیت می‌دهد که Q₀ در حالت منطقی (۱) باشد (شکل



شکل ۲-۸۷ نمودار ارتباط زمانی حافظه‌های این

چون $J_2 = K_2 = Q_1 Q_0$ است، FF_2 زمانی تغییر وضعیت می‌دهد که Q_0 و Q_1 هر دو با هم در حالت منطقی (۱) باشند و در نهایت چون $J_3 = K_3 = Q_2 Q_1 Q_0$ است، FF_3 زمانی تغییر وضعیت می‌دهد که Q_0 و Q_1 و Q_2 هر سه با هم در حالت منطقی (۱) باشند. شکل ۲-۸۸ نمودار ارتباط زمانی حافظه‌های این شمارنده را نشان می‌دهد.



شکل ۲-۸۸-۲- دیاگرام زمانی شمارنده

۲-۵- بررسی انواع آی‌سی‌های حافظه

۲-۵-۱- بررسی کلی: حافظه مجموعه‌ای از سلول‌ها است که برای ذخیره اطلاعات (داده) به کار می‌رود. معمولاً در حافظه‌ها مدارهایی برای انتقال اطلاعات نیز وجود دارد. واحد حافظه اطلاعات را به صورت ارقام باینری و ۱ در خود ذخیره می‌کند. شکل ۲-۸۹ حافظه را مانند خانه‌هایی نشان می‌دهد. به هر ۱ یک بیت گفته می‌شود.

1	0	1	1	0	0	1	1
---	---	---	---	---	---	---	---

شکل ۲-۸۹-۲- حافظه مانند خانه‌هایی و ۱ را در خود ذخیره می‌کند.

از هر بایت می توان ۲۵۶ ترکیب به وجود آورد

0	1	1	1	0	1	1	0
---	---	---	---	---	---	---	---

1	1	0	1	0	0	0	1
---	---	---	---	---	---	---	---

شکل ۲-۹۰- دو ترکیب متفاوت که شامل ۸ بیت (یک بایت) است.


کلمه از تعدادی بایت تشکیل می شود.

1	1	0	1	0	0	0	1	0	1	1	0
---	---	---	---	---	---	---	---	---	---	---	---

شکل ۲-۹۱- یک کلمه دو بایتی

جدول ۲-۲۰- ظرفیت معمول حافظه ها

$10^{24}B = 1kB$	کیلو بایت
$10^{24}kB = 1MB$	مگا بایت
$10^{24}MB = 1GB$	گیگا بایت
$10^{24}GB = 1TB$	ترابایت




شکل ۲-۹۲- بلوک دیاگرام یک واحد حافظه

۲-۵-۲- بایت^۱: هر داده از هر نوعی که باشد (رقم یا حرف و یا غیره) به صورت ترکیبی از ۰ ها و ۱ ها کدیندی می شود. معمولاً داده ها در دسته های ۸ تایی سازماندهی می شوند. به هر ۸ بیت یک بایت گویند. هر بایت^۲ یا ۲۵۶ ترکیب مختلف از ۰ ها و ۱ ها را ایجاد می کند. در شکل ۲-۹ دو ترکیب یک بایت نشان داده شده است.


۲-۵-۳- کلمه^۳: گاهی در حافظه ها کلمه به جای بایت سازماندهی می شود. هر کلمه نسبت به بایت از تعداد بیشتری بیت درست شده است. کلمه معمولاً مضربی از بایت است. مثلاً کلمه ۲ بایتی از ۱۶ بیت و کلمه ۴ بایتی از ۳۲ بیت تشکیل شده است. پس کلمه نشان دهنده گروه کوچکی از داده ها است. شکل ۲-۹۱ یک کلمه دو بایتی را نشان می دهد.

۲-۵-۴- ظرفیت حافظه: ظرفیت هر حافظه معمولاً به مجموع تعداد بایت های آن حافظه گفته می شود. حجم حافظه ها معمولاً مضربی از $10^{24} = 10^{24}$ بایت است. در جدول ۲-۲۰ ظرفیت معمول حافظه ها نوشته شده است.


۲-۵-۵- ارتباط بین حافظه ها و مدارهای خارجی: ارتباط بین حافظه با دستگاه ها و مدارهای خارجی از طریق خطوط داده ورودی، خطوط داده خروجی، خطوط آدرس و خطوط کنترل انجام می شود. در شکل ۲-۹۲ بلوک دیاگرام یک واحد حافظه نشان داده شده است. در این شکل برای جلوگیری از رسم تعداد زیاد خط، به جای n خط فقط یک خط ضخیم رسم شده است.



شکل ۲-۹۳ - چهار خط ورودی داده ها



شکل ۲-۹۴ - خط های خروجی داده ها




شکل ۲-۹۵ - چهار بیت آدرس یکی از $2^4 = 16$ کلمه حافظه را انتخاب می کند.

ورودی: n خط داده ورودی، اطلاعاتی را که باید در حافظه ذخیره شود در ورودی حافظه قرار می دهد (شکل ۲-۹۳).

خروجی: n خط داده خروجی اطلاعات را به خارج از حافظه انتقال می دهد (شکل ۲-۹۴).



شکل ۲-۹۶ - فعال ساز حافظه یک خط کنترل است



شکل ۲-۹۷ - فعال ساز خواندن حافظه

آدرس: تعداد k خط آدرس، کلمه به خصوصی را از بین کلمات متعدد در حافظه انتخاب می کند. بنابراین باید برای انتخاب هر کلمه در داخل حافظه، یک آدرس k بیتی در خطوط آدرس وجود داشته باشد. یک رمزگشایی در داخل حافظه، این آدرس را به عنوان ورودی دریافت می کند و مسیرهای لازم را برای کلمه موردنظر باز می کند. شکل ۲-۹۵ چهار خط آدرس را نشان می دهد.

خطوط کنترل: خطوط کنترل جهت انتقال اطلاعات به کار می روند. خطوط کنترل مربوط به نوشتن اطلاعات برای انتقال اطلاعات به حافظه به کار می روند. خطوط کنترل مربوط به خواندن، اطلاعات را از حافظه می خوانند و خارج می کنند. شکل ۲-۹۶ و ۲-۹۷ نمونه ای از خطوط کنترل حافظه را مشاهده می دهد. 'ME' خط کنترل فعال ساز حافظه است و 'WE' جهت نوشتن یا خواندن حافظه به کار می رود. مثلاً اگر $WE = 0$ باشد داده ها در حافظه نوشته می شوند. در صورتی که $WE = 1$ باشد عمل خواندن از


آدرس حافظه	ددهی دودویی	محتوای حافظه
0000000000	.	1011010101011011
0000000001	1	1000010101011011
0000000010	2	110001011111011
....
....
....
1111111101	1021	100001010111111
1111111110	1022	1011010101011011
1111111111	1023	1011100100011000

شکل ۲-۹۸—محتوای یک حافظه 16×16 بیتی

حافظه انجام می‌شود. برای مثال حافظه‌ای با ظرفیت یک کیلو بایت کلمه 16×16 بیتی را در نظر می‌گیریم. این حافظه به صورت $1K \times 16$ یا 16×16 بیت نشان داده می‌شود. این حافظه را همراه با آدرس هر کلمه می‌توان مطابق شکل ۲-۹۸ نشان داد. در شکل فقط سه کلمه اول و سه کلمه آخر نوشته شده است.



شکل ۲-۹۹—آی‌سی‌های RAM در یک کامپیوتر



شکل ۲-۱۰۰—نماد بلوکی تراشه یک RAM

۶-۵-۲—**أنواع حافظه:** حافظه‌ها براساس نحوه ذخیره‌سازی اطلاعات و چگونگی دسترسی به آن‌ها به انواع مختلف تقسیم‌بندی می‌شوند.

۷-۵-۲—حافظه با دست‌یابی تصادفی یا RAM:

این حافظه یک نوع حافظه موقتی برای نگهداری اطلاعات و داده‌ها است. چون دست‌یابی به داده موجود در این حافظه به محل قرار گرفتن آن بستگی ندارد و اصولاً می‌توان به هر سلول حافظه در هر محل تصادفی در حافظه دسترسی داشت، به این نوع حافظه، حافظه با دست‌یابی تصادفی (RAM) می‌گویند. شکل ۲-۹۹ چند نمونه RAM را نشان می‌دهد. اطلاعات ذخیره شده در RAM پاک شدنی است و پس از پاک کردن RAM می‌توان داده‌های جدیدی را در آن جایگزین کرد. به عبارت دیگر RAM تابلویی است که می‌توان بارها روی آن نوشت و پاک کرد. با قطع برق تمام محتوای این حافظه از بین می‌رود. به همین جهت این نوع حافظه را حافظه موقتی می‌نامند. شکل ۲-۱۰۰ نماد بلوکی یک تراشه RAM را نشان می‌دهد. ظرفیت این حافظه 16×16 کلمه و هر کلمه دارای 8 بیت است.

برای 16×16 کلمه به 1 خط آدرس نیاز است. داده‌های ورودی 8 خط و داده خروجی نیز 8 خط دارد. خطوط ورودی، آدرس و خروجی در دیاگرام شکل ۲-۱۰۰ برای اختصار با یک خط نشان داده شده است.