


پودمان ۳

تحلیل مدارهای دیجیتال



دنیای کنونی که نام آن دهکده جهانی مطرح شده، به دلیل وجود شبکه‌های پیچیده و پیشرفته اطلاع‌رسانی و تجهیزات مدرن مخابراتی و حمل و نقل است. تحول در این زمینه نیز سبب استفاده از این پدیده‌های مدرن در سایر زمینه‌های صنعتی، نظامی، کشاورزی و پژوهشی شده است و به کارگیری این نوع تجهیزات و دستگاه‌ها که کارایی بالای دارند، تقریباً همه‌گیر شده است. منشأ این کارایی را می‌توان در علوم دیجیتال جست‌وجو کرد. یکی از کاربردهای دیجیتال در رسانه‌های جمعی، رسانه‌های رایانه‌ای است. با توجه به این پدیده، در سال‌های آینده شاهد کاربرد بسیار محدود دستگاه‌های آنالوگ خواهیم بود و دستگاه‌های دیجیتالی همه‌گیر خواهند شد. کما اینکه هم اکنون استفاده از گیرنده‌های دیجیتال تلویزیونی فراگیر شده است و طولی نمی‌کشد که دیگر نمی‌توانید نمونه‌های گیرنده‌های آنالوگ تلویزیون را در منازل ببینید. زیرا انتقال حجم عظیم اطلاعات در زمان بسیار کوتاه، بازسازی اطلاعات ارسالی در مقصد با کیفیت بسیار بالا و تحلیل دقیق اطلاعات از طریق سامانه‌های دیجیتالی به آسانی امکان‌پذیر شده است.

بنابراین با توجه به نیازی که در ارتباط با تأمین نیروی انسانی وجود دارد، در این پیمانه، در دو واحد یادگیری مطالب پایه‌ای مورد نیاز مربوط به مدارهای دیجیتالی را آموزش می‌دهیم.

واحد یادگیری ۵

کسب شایستگی در به کار گیری قوانین جبر بول و نقشه کارنو (به صورت محاسباتی و نرم افزاری)

آیا تابه حال فکر کرده اید:

- چرا باید توابع منطقی را ساده کنیم؟
- بستن مدارهای دیجیتالی با گیت‌های کمتر چه مزایایی دارد؟
- چه قوانینی برای نوشتند و ساده کردن توابع منطقی وجود دارد؟
- قوانین جبر بول چه شباهت‌هایی با قوانین حاکم بر اتحادهای ریاضی دارد؟
- چه روش‌هایی برای ساده‌سازی توابع منطقی وجود دارد؟
- چه نرم افزارهایی برای ساده‌سازی توابع منطقی وجود دارد؟
- ساده‌سازی توابع منطقی با نرم افزار، چه کمکی به آموزش می‌کند؟

برای طراحی مدارهای دیجیتالی باید از روش‌های استاندارد و تعریف شده‌ای استفاده کنیم که بتواند کار طراحی مدار را ساده کند. نخستین گام در این راستا، نوشتند توابع منطقی و ساده کردن آن است. به این ترتیب می‌توانیم در طراحی و ساخت مدارهای الکترونیک و دیجیتالی از قطعات کمتری استفاده کنیم. همان‌طور که می‌دانید، استفاده از تعداد زیاد گیت‌های دیجیتالی سبب افزایش تعداد قطعات و در پی آن اشغال حجم زیاد، تلفات توان بالا، تأخیر در انتشار زیاد و هزینه بالا می‌شود. یکی از روش‌ها برای ساده‌سازی توابع منطقی، استفاده از قوانین جبر بول است.

در این واحد یادگیری، ابتدا قوانین جبر بول توضیح داده می‌شود، سپس در ارتباط با آن چند مثال و تمرین حل می‌کنید تا بتوانید به مهارت‌های لازم برای به کار گیری این قوانین برسید. بعد از کسب مهارت در قوانین جبر بول، توابع منطقی را با استفاده از نقشه کارنو ساده خواهید کرد. به کار گیری نرم افزار برای ساده‌سازی توابع منطقی می‌تواند صحت عملکرد ما را مورد تأیید قرار دهد.

استاندارد عملکرد

به کار گیری قوانین جبر بول و نقشه کارنو برای ساده‌سازی توابع منطقی

۱-۵-یادآوری گیت‌های منطقی

با گیت‌های منطقی پایه در پومنهای قبلی آشنا شده‌اید. جهت یادآوری عملکرد گیت‌های منطقی پایه، در جدول ۱-۵، نماد، تابع منطقی خروجی بر حسب متغیرهای ورودی و جدول درستی آنها را آورده‌ایم. لازم است جهت یادآوری، جدول را مورد مطالعه دقیق قرار دهید.

جدول ۱-۵ نماد، تابع منطقی و جدول درستی

نام دروازه	نماد (نمبل گرافیکی)	تابع منطقی	جدول درستی															
AND		$Y = A \cdot B$	<table border="1"> <tr><th>A</th><th>B</th><th>Y</th></tr> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </table>	A	B	Y	0	0	0	0	1	0	1	0	0	1	1	1
A	B	Y																
0	0	0																
0	1	0																
1	0	0																
1	1	1																
OR		$Y = A + B$	<table border="1"> <tr><th>A</th><th>B</th><th>Y</th></tr> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </table>	A	B	Y	0	0	0	0	1	1	1	0	1	1	1	1
A	B	Y																
0	0	0																
0	1	1																
1	0	1																
1	1	1																
NOT		$Y = \overline{A}$	<table border="1"> <tr><th>A</th><th>Y</th></tr> <tr><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td></tr> </table>	A	Y	0	1	1	0									
A	Y																	
0	1																	
1	0																	
NAND		$Y = \overline{A \cdot B} = (AB)'$	<table border="1"> <tr><th>A</th><th>B</th><th>Y</th></tr> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </table>	A	B	Y	0	0	1	0	1	1	1	0	1	1	1	0
A	B	Y																
0	0	1																
0	1	1																
1	0	1																
1	1	0																
NOR		$Y = \overline{A + B} = (A+B)'$	<table border="1"> <tr><th>A</th><th>B</th><th>Y</th></tr> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </table>	A	B	Y	0	0	1	0	1	0	1	0	0	1	1	0
A	B	Y																
0	0	1																
0	1	0																
1	0	0																
1	1	0																
XOR		$Y = A \oplus B = \overline{AB} + A\overline{B}$	<table border="1"> <tr><th>A</th><th>B</th><th>Y</th></tr> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </table>	A	B	Y	0	0	0	0	1	1	1	0	1	1	1	0
A	B	Y																
0	0	0																
0	1	1																
1	0	1																
1	1	0																
XNOR		$Y = \overline{A \oplus B} = \overline{\overline{AB}} + A\overline{B}$	<table border="1"> <tr><th>A</th><th>B</th><th>Y</th></tr> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </table>	A	B	Y	0	0	1	0	1	0	1	0	0	1	1	1
A	B	Y																
0	0	1																
0	1	0																
1	0	0																
1	1	1																
Buffer		$Y = A$	<table border="1"> <tr><th>A</th><th>Y</th></tr> <tr><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td></tr> </table>	A	Y	0	0	1	1									
A	Y																	
0	0																	
1	1																	




- با توجه به مدار معادل کلیدی شکل ۵-۱، نماد هرگیت را در محل تعیین شده رسم کنید و تابع منطقی خروجی را برحسب متغیرهای ورودی بنویسید.

ردیف	نماد معادل کلیدی گیت	نماد گیت	تابع منطقی خروجی برحسب متغیرهای ورودی
۱			
۲			
۳			

شکل ۵-۱

- با توجه به شکل الف و ب ۵-۲، تراز منطقی ۰ یا ۱ را در خروجی‌های X و Y مربوط به هر گیت تعیین کرده و در جدول درستی هر یک از مدارها درج کنید.



A	B	C	X	Y
۱	۰	۱		

A	B	C	X	Y
۱	۰	۰		

شکل ۵-۲

۲-۵- قوانین جبر بول (Boolean Algebra)

جبر بول مدلی ریاضی برای مدارهای منطقی است که چگونگی عملکرد یک مدار دیجیتالی را با زبان ریاضی تعریف شده خاص خود بیان می‌کند. با استفاده از قوانین جبر بول، مدل ریاضی ساده و قبل استفادهای برای انواع مدارهای منطقی، مدارهای ترکیبی و ترتیبی دیجیتالی ارائه می‌شود. با استفاده از این روابط می‌توانیم به موارد زیر دست یابیم.

- روابط بین خروجی‌ها و ورودی‌های مدار به صورت ساده‌ترین شکل ریاضی.
- اجزای واقعی مدارهای کاربردی و عملی و آموزش آنها به ساده‌ترین شکل.
- بیان صحیح عملکرد منطقی مدارها.

برای فراگیری جبر بول و روابط آن لازم است برخی از مفاهیم را به خوبی یاد بگیریم. بدیهی است بدون فراگیری این مفاهیم نمی‌توانیم مدل‌های ریاضی جبر بول را به کار ببریم یا آنها را ساده کنیم. بسیاری از این موارد با مفاهیم پایه‌ای ریاضی تطابق داشته و برخی از آنها مربوط به جبر بول است. در ادامه به شرح این مطالب می‌پردازیم.

عضو خنثی: اگر در عملیات ریاضی، صفر را با اعداد یا توابع ریاضی دیگر جمع کیم تأثیری در آن عدد یا تابع ندارد. این حالت یعنی در عملیات جمع به صفر عضو خنثی می‌گوییم. همچنین اگر عدد یک را در عدد یا تابع ریاضی ضرب کنیم، در عدد یا تابع ریاضی تأثیری ندارد. یعنی در عملیات ضرب، عدد یک را عضو خنثی می‌گوییم. در این قسمت می‌خواهیم تأثیر عضو خنثی در عمل منطقی AND و OR را مورد بررسی قرار دهیم.

□ **عضو خنثی (inactive)** در عمل منطقی OR: در عمل منطقی OR، وقتی متغیر یا تابع با عضو خنثی جمع منطقی (OR) می‌شود، تابع یا متغیر به همان شکل باقی می‌ماند. در این عمل منطقی، صفر منطقی را که چنین خاصیتی دارد عضو خنثی می‌نامند.

$$\text{مثال ۱: } + A = A$$

$$\text{مثال ۲: } + AB + \bar{C}D = AB + \bar{C}D$$

□ **عضو خنثی در عمل منطقی AND:** در عمل منطقی AND، یک منطقی را عضو خنثی می‌نامند.

با توجه به تعریف بیان شده برای عضو خنثی در عمل منطقی OR، چرا عدد یک را برای عمل منطقی AND عضو خنثی می‌نامند؟

فکر کنید



مدارهای کلیدی $A + 0 = A$ و $1 \cdot A = A$ را رسم کنید و عملکرد مدارهای کلیدی را بررسی کرده و نتیجه را ارائه دهید.

کارگروهی



توجه داشته باشید که صفر ("0") معادل مدار کلید همیشه باز و یک ("1") معادل مدار کلید همیشه بسته است.

نکته



فعالیت در منزل



با استفاده از یکی از نرم افزارهایی که آموخته اید، عضو خنثی را در عمل منطقی OR و AND، در دو حالت به صورت مدار کلیدی و گیت منطقی بیندید و نتیجه عملکرد مدارها را مشاهده کنید و با مفاهیم تعریف شده تطبیق دهید.

پارش فکری



- اگر متغیر یاتابع منطقی با یک منطقی (۱) OR شود، حاصل چه خواهد شد؟ چرا؟ $1+A=?$
 - اگر متغیر یاتابع منطقی با صفر منطقی (۰) AND شود، حاصل چه خواهد شد؟ چرا؟ $0 \cdot A=?$
- پس از پارش فکری نتیجه را جمع بندی کنید و در قالب یک گزارش کوتاه ارائه دهید.

قانون یکسانی یا عینیت (Identity)
هرگاه متغیر یاتابع منطقی با خودش جمع منطقی شود (OR) یا ضرب منطقی شود (AND)، حاصل همان متغیر یاتابع خواهد بود.

فکر کنید



توجه داشته باشید که این عملیات با عملیات ریاضی تطبیق ندارد و از عملیات ویژه جبر بول است.
چرا؟ با مثال شرح دهید

$$\text{مثال ۵: } A \cdot A = A \quad A + A + A = A$$

$$\text{مثال ۶: } AC + BD + AC + BD = AC + BD$$

$$\text{مثال ۷: } A \cdot AB = AB$$

$$\text{مثال ۸: } (\overline{A} \overline{B} + CD) \cdot (\overline{A} \overline{B} + CD) = \overline{A} \overline{B} + CD$$

فعالیت



تابع F_1 و F_2 را ساده کنید.

$$1) F_1 = AB + AB + CCD$$

$$2) F_2 = \overline{A} \overline{A} BC + \overline{A} BC + BBC$$

قانون جابه جایی (Relocation): در عمل منطقی OR و AND بین چند متغیر، متغیرها جابه جایی پذیرند.

فکر کنید



این قانون با کدام یک از مفاهیم ریاضی انطباق دارد؟

$$\text{مثال ۹: } A + B + C = A + C + B = C + A + B = B + C + A$$

$$\text{مثال ۱۰: } A \cdot B \cdot C = B \cdot C \cdot A = C \cdot A \cdot B$$

قانون اتحاد (association)

$$\text{مثال ۱۱: } A + (B + C) = (A + B) + C$$

$$\text{مثال ۱۲: } A \cdot (B \cdot C) = (A \cdot B) \cdot C$$

آیا قانون اتحاد با قوانین و مفاهیم ریاضی انطباق دارد؟ پاسخ دهید و پاسخ خود را به بحث بگذارید و جمع‌بندی کنید.

فکرکنید



قانون توزیع (Distribution)

□ توزیع AND در OR

مثال ۱۳: $A \cdot (B+C) = A \cdot B + A \cdot C$

□ توزیع OR در AND

مثال ۱۴: $A + B \cdot C = (A + B) \cdot (A + C)$

آیا عملیات مثال ۱۴ شبیه عمل فاکتورگیری است یا از عملیات ویژه جبر بول به شمار می‌آید؟

فکرکنید



با توجه به مقادیر داده شده به متغیرهای A، B و C، جدول ۵-۲ را کامل کنید. سپس نتیجه بگیرید که آیا طرفین تساوی مربوط به توزیع OR در AND با هم برابر است؟ نتیجه را به بحث بگذارید.

فعالیت



جدول ۵-۲

تابع خروجی (A+B). (A+C)	تابع خروجی A+C	تابع خروجی A+B	تابع خروجی A+B.C	تابع خروجی B.C	متغیر C	متغیر B	متغیر A
·	·	·					
·	·	1					
·	1	·					
·	1	1					
1	·	·					
1	·	1					
1	1	·					
1	1	1					



مدار کلیدی C و $A+BC$ و $(A+B)(A+C)$ را به طور جداگانه بیندید و با تغییر وضعیت کلیدهای A ، B و C جدولی تشکیل دهید و مباحث درج شده در ستون‌های جدول را از نظر علمی تأیید کنید و اثبات کنید که عملکرد مدار اولیه و مدار حاصل از توزیع OR در AND یکسان است.

قانون متمم (Complement)

- اگر متغیری با نفی خودش OR شود، حاصل یک منطقی (۱) می‌شود. این عمل جبر بول را قانون متمم می‌گویند.

$$A + \bar{A} = 1$$

- اگر متغیری با نفی خودش AND شود، حاصل صفر منطقی (۰) می‌شود. این عمل جبر منطقی را نیز قانون متمم می‌گویند.

$$A \cdot \bar{A} = 0$$



با توجه به قانون متمم جدول ۵-۳ را تکمیل کنید.

جدول ۵-۳

A	\bar{A}	$A + \bar{A}$	$A \cdot \bar{A}$
.			
۱			

■ ساده‌سازی توابع با استفاده از قوانین جبر بول

با استفاده از قوانین جبر بول می‌توانیم تابع منطقی را ساده کنیم. در این قسمت ساده‌سازی را از طریق مثال تشریح می‌کنیم.

مثال ۱۵: تابع منطقی $F = A + \bar{A}B$ را ساده کنید.

پاسخ:

با به کار گیری قانون توزیع نتیجه می‌شود:

$$F = (A + \bar{A})(A + B)$$

$$F = 1 \cdot (A + B) = A + B$$

مثال ۱۶: تابع F را ساده کنید. $F = A + AB$

پاسخ: با به کار گیری قوانین جبر بول داریم:

$$F = A \cdot 1 + A \cdot B \quad F = A(1 + B) = A(1) = A$$

مثال ۱۷: تابع Y به صورت $Y = \bar{A}\bar{B} + \bar{A}\bar{B}$ تعریف شده است.

الف) مدار منطقی تابع Y را با گیت‌های منطقی رسم کنید.

ب) تابع Y را توسط قوانین جبر بول ساده کنید.

پ) مدار ساده شده را رسم کنید.

پاسخ:

الف) برای هر یک از گیت‌های داده شده درتابع، نماد آن را رسم می‌کنیم، سپس ورودی‌ها و خروجی‌ها را ارتباط می‌دهیم. شکل ۵-۳ مدار معادل Y را نشان می‌دهد.

ب) با توجه به قوانین جبر بول تابع را ساده می‌کنیم. با استفاده از قانون توزیع داریم:

$$Y = A\bar{B} + \bar{A}\bar{B} = \bar{B}(A + \bar{A})$$


$$Y = \bar{B} \quad (1)$$

با استفاده از قانون متمم داریم:


با استفاده از قانون عضو خنثی داریم

$$Y = \bar{B}$$

پ) مدار ساده شده به صورت شکل ۵-۴ در می‌آید.



شکل ۵-۳-۵- مدار معادل تابع Y



شکل ۵-۴- مدار ساده شده تابع Y

همان‌طور که ملاحظه می‌شود، با توجه به قوانین ساده‌سازی جبر بول، توانستیم تابعی را که در آن تعداد ۲ متغیر قرار دارد و عملأ برای مدار آن مجبور بودیم تعداد ۶ گیت به کار ببریم، تبدیل به تابعی با یک متغیر و یک گیت نماییم.

مثال ۱۸: تابع $F = \bar{A}\bar{B} + A\bar{B} + AB$ را ساده کنید.

پاسخ:

$$F = \bar{A}\bar{B} + A(\bar{B} + B)$$

با استفاده از قانون توزیع داریم:

$$F = \bar{A}\bar{B} + A(1) = \bar{A}\bar{B} + A$$

با استفاده از قانون متمم داریم:

$$F = (A + \bar{A})(A + B) = 1(A + B) = (A + B)$$

با به کارگیری دوباره قانون توزیع و متمم داریم:

فعالیت در ساعت

غیر درسی



مدار معادل تابع اولیه و تابع ساده شده مثال ۱۸ را رسم کنید.

بحث کنید



درباره تعداد متغیرها و تعداد گیت‌های تابع اولیه بحث کنید و تعداد متغیرها و تعداد گیت‌ها را در هر دو حالت با هم مقایسه کنید. همچنین بررسی کنید آیا خروجی‌ها برای هر دو حالت یکسان است یا خیر؟

فعالیت



تابع $Y = \overline{ABC} + A\overline{B}\overline{C} + \overline{A}\overline{B}\overline{C}$ را با استفاده از قوانین جبر بول ساده کنید. سپس از روی تابع ساده شده مدار منطقی Y را رسم کنید.

فعالیت نرم‌افزاری در ساعت غیر درسی



هر دو تابع اصلی و ساده شده را به صورت نرم‌افزاری ببندید و عملکرد آنها را با هم مقایسه کنید. آیا نتیجه یکسان است؟

تمرین نرم‌افزاری در ساعت غیر درسی



تابع $Y = \overline{ABC} + A\overline{B}\overline{C} + \overline{A}\overline{B}\overline{C}$ را با استفاده از دستگاه Logic Convertor در نرم‌افزار مولتی‌سیم، ساده کنید و نتیجه را با تابع ساده شده توسط قوانین جبر بول مقایسه کنید.

نکته



تابع نرم‌افزاری اصلی و ساده شده توسط هنرآموز نمایش داده شود.

تمرین



مدار منطقی تابع Y را در تمرین نرم‌افزاری فوق با استفاده از گیت‌های منطقی رسم کنید و خروجی آن را به دست آورید. سپس تابع را ساده کنید و مدار منطقی تابع ساده شده را نیز ترسیم کنید و خروجی آن را تعیین نمایید. نتایج حاصل از خروجی‌ها را در دو حالت با هم مقایسه کنید. اگر عملیات ساده‌سازی را درست انجام داده باشید، خروجی‌ها باید برابر باشند. پس ازین تطبیق نتایج را برای هر دو حالت با نتایج حاصل از نرم‌افزار مقایسه کنید. نتیجه را در قالب یک گزارش ارائه دهید.

جدول ۵-۴

A	B	C	F
•	•	•	•
•	•	1	•
•	1	•	1
•	1	1	1
1	•	•	•
1	•	1	•
1	1	•	1
1	1	1	1

تمرین نرم‌افزاری:

- الف) تابع منطقی جدول درستی ۵-۴ را بنویسید.
- ب) توسط Logic Converter تابع F را ساده کنید.
- پ) توسط قوانین جبر بول تابع F را ساده کنید.
- ت) مدارهای مربوط به تابع ساده شده را رسم کنید.
- ث) نتیجه عملیات انجام شده توسط خود را با عملکرد نرم‌افزار مقایسه کنید.



- با استفاده از تجربه‌های کسب شده، تعداد حداقل سه تابع با سه متغیر طراحی کنید.
- با استفاده از قوانین جبر بول توابع را ساده کنید.
- مدار معادل منطقی هر یک از توابعی را در دو حالت اصلی و ساده شده با استفاده از گیت‌های منطقی ترسیم کنید.
- توابع اصلی را با نرم‌افزار شبیه‌سازی کنید و خروجی هر یک را به دست آورید.
- توابع ساده شده را با نرم‌افزار شبیه‌سازی کنید و خروجی هر یک را به دست آورید.
- هر یک از توابع طراحی شده در حالت ساده‌سازی با قوانین جبر بول و نرم‌افزاری را با هم مقایسه کنید و نتیجه آن را در قالب گزارش بنویسید.

الگوی پرسش: با به کار گیری قوانین جبر بول توابع زیر را ساده کنید. سپس مدار تابع اصلی و تابع ساده شده را ترسیم کنید. در نهایت صحت مدارها را با نرم‌افزار logic converter تأیید نمایید.

$$1-F_1 = \overline{AB} + A\overline{B} + AB$$

$$2-F_2 = \overline{A}\overline{C} + ABC$$

$$3-F_3 = \overline{ABC} + \overline{ACB} + \overline{BAC} + \overline{BCA}$$

$$4-F_4 = \overline{ABC} + \overline{ACB} + \overline{BAC} + \overline{BCA}$$

$$5-F_5 = A\overline{C} + B\overline{C} + \overline{AB} + \overline{A}\overline{B}$$

۳-۵- قانون دمورگان

■ هرگاه روی تمام متغیرهای یک تابع منطقی علامت منفی کامل یا نفی کلی وجود داشته باشد ($Y = \overline{A \cdot B}$ یا $Y = \overline{A + B}$) می‌توان علامت نفی را روی تک تک متغیرهای تابع اثر داد. در این حالت لازم است براساس قانون دمورگان عمل منطقی بین متغیرها از AND یا از OR به AND یا از OR به OR تغییر کند.

$$Y = \overline{A + B} = \overline{A} \cdot \overline{B}$$

مثال ۱۹:

$$Y = \overline{A \cdot B} = \overline{A} + \overline{B}$$

به این ترتیب پس از تبدیل می‌توانیم توابع منطقی را با کمک قوانین جبر بول ساده کنیم.

مثال ۲۰: تابع $F = \overline{A + B + C}$ را با استفاده از قانون دمورگان ساده کنید.

$$F = \overline{\overline{A + B + C}} = \overline{\overline{A}} \cdot \overline{\overline{B}} \cdot \overline{\overline{C}}$$

تمرین: تابع $F = \overline{A \cdot B \cdot C}$ را با استفاده از قانون دمورگان ساده کنید.

مثال ۲۱: تابع $F = \overline{A + BC}$ را با استفاده از قانون دمورگان و قوانین جبر بول ساده کنید.

پاسخ: چون علامت منفی یا نفی کلی روی تمام تابع وجود دارد و تابع ترکیبی از سه متغیر به صورت AND و OR است باید عملیات ساده‌سازی طی چند مرحله انجام شود.

مرحله اول: طبق قانون دمورگان علامت نفی کلی روی تابع را به متغیر A و متغیرهای عبارت B, C منتقل

$$F = \overline{A + BC} = \overline{A} \cdot \overline{BC}$$

و عمل منطقی OR را به AND تبدیل می‌نماییم.

همان طور که مشاهده می‌شود عمل منطقی بین متغیرهای A و B.C از AND OR به تبدیل شده است.
مرحله دوم: علامت نفی روی متغیرهای C.B را به متغیرهای C و B انتقال می‌دهیم و عمل منطقی AND را به OR تبدیل می‌نماییم.

$$F = \overline{A} \cdot \overline{BC} = \overline{A} \cdot (\overline{B} + \overline{C})$$

مرحله سوم: با استفاده از قانون توزیع \overline{A} را در متغیرهای \overline{B} و \overline{C} توزیع می‌کنیم.

$$F = \overline{A} \cdot (\overline{B} + \overline{C}) = \overline{A}\overline{B} + \overline{A}\overline{C}$$

مثال ۲۲: قانون دمورگان را برای تابع Y به کار ببرید.
پاسخ:

$$F = (\overline{A} \cdot \overline{B}) \cdot (\overline{C} + \overline{D}) = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}\overline{D}$$

نکته: با استفاده از قانون دمورگان می‌توانیم تابع $Y = \overline{ABC}$ را به صورت $Y = \overline{A} + \overline{B} + \overline{C}$ نیز بنویسیم.
بحث کنید: چگونگی حل مثال ۲۲ را مرحله به مرحله بگذارید تا قانون دمورگان و قوانین جبر بول کاملاً ملکه ذهنتان شود.



با توجه به طرف اول و دوم تابع $F = \overline{A+B} = \overline{A} \cdot \overline{B}$ جدول ۵-۵ را کامل کنید.

جدول ۵-۵

طرف اول			طرف دوم		
A	B	$A+B$	$\overline{A+B}$	\overline{A}	\overline{B}
۰	۰				
۰	۱				
۱	۰				
۱	۱				

اثبات کنید: نتایج حاصل شده در جدول ۵-۵ را به بحث بگذارید و اثبات کنید که در هر مرحله طرف اول و دوم با هم برابر است.

الگوی پرسش:


۱- تابع F را ساده کنید. مشابه مثال ۲۱، هریک از مراحل را به تفکیک بنویسید.

$$F = A + \overline{ABC}$$


۲- ابتدا تابع منطقی خروجی‌های X و Y شکل ۵-۵ را بر حسب متغیرهای ورودی A و B بنویسید، سپس تابع خروجی Y را با استفاده از قوانین دمورگان و جبر بول ساده کنید.

۳- با استفاده از قوانین دمورگان و جبر بول تابع Y را ساده کنید.

۴- در شکل ۵-۶ تابع منطقی خروجی هر گیت را بر حسب متغیرهای ورودی A و B بنویسید سپس تابع خروجی D را با استفاده از قوانین جبر بول و دمورگان ساده کنید.



شکل ۵-۶



شکل ۵-۵

۴-۵-مین ترم یک تابع (Minterm)

جدول ۵-۷

A	B	F
.	.	۱
.	۱	.
۱	.	۱
۱	۱	۱

جدول ۵-۶

A	B	F
.	.	$\bar{A}\bar{B}$
.	۱	$\bar{A}B$
۱	.	$A\bar{B}$
۱	۱	AB

جدول ۵-۸

ورودی‌ها			خروجی
A	B	C	Y
.	.	.	.
.	.	۱	۱ $\Rightarrow \bar{A}\bar{B}C$
.	۱	.	.
.	۱	۱	.
۱	.	.	۱ $\Rightarrow AB\bar{C}$
۱	.	۱	۱ $\Rightarrow A\bar{B}C$
۱	۱	.	.
۱	۱	۱	۱ $\Rightarrow ABC$

■ یک تابع با دو متغیر A و B را در نظر بگیرید. جدول درستی این تابع دارای $2^2 = 4$ حالت است. هریک از این حالت‌ها را یک مین‌ترم می‌نامیم. بنابراین تابع می‌تواند چهار حالت یا چهار مین‌ترم داشته باشد. جدول درستی تابع با دو متغیر و مین‌ترم‌های آن در هر ردیف، در جدول ۵-۷ نشان داده شده است. در جدول ۵-۷ تابع F را برای یک سامانه فرضی در نظر می‌گیریم و مقادیر معادل صفر و یک آن را طبق جدول ۵-۷ می‌نویسیم. همان‌طور که ملاحظه می‌شود در سه ردیف از ستون مربوط به تابع F، مقدار تابع یک و در یک ردیف مقدار تابع صفر است. بنابراین تابع F برای ردیف‌هایی که ۱ است خروجی دارد. در نهایت تابع به صورت $F = \bar{A}\bar{B} + \bar{A}B + AB$ درمی‌آید.

اصطلاحاً می‌گوییم این تابع به صورت مین‌ترم نوشته شده است، زیرا مین‌ترم مربوط به مقدار صفر آن را حذف کرده‌ایم. تابع مین‌ترم دارای ۲ مشخصه به شرح زیر است:

■ در همه عبارت‌های تابع باید همه متغیرها یا نفی آنها حتماً وجود داشته باشد.

■ تابع حاصل از این مین‌ترم به صورت مجموعی (OR) از عبارت‌هایی است که در هر عبارت متغیرها با هم AND شده‌اند.

اثبات کنید: تابع $F = \bar{A}\bar{B} + \bar{A}B + AB$ را به بحث بگذارید. آیا دو مشخصه ذکر شده برای این تابع صدق می‌کند؟ توضیح دهید چرا؟

پژوهش



فعالیت



مثال ۲۳: به جدول ۵-۸ توجه کنید. این جدول مربوط به خروجی یک سامانه فرضی است که تعداد سه متغیر و تعداد ۸ مین ترم دارد ($3^3=8$). همان‌طور که ملاحظه می‌شود، خروجی چهار مین ترم تابع برابر با یک و چهار مین ترم دیگر خروجی برابر با صفر است. با استفاده از خروجی‌های ۱، تابع F را در ردیف‌هایی که برابر ۱ است به صورت مجموع مین ترم‌ها می‌نویسیم.

$$F = \bar{A}\bar{B}C + A\bar{B}\bar{C} + A\bar{B}C + ABC$$

درباره رابطه $F = \sum M(1, 4, 5, 7)$ که مربوط به مین ترم‌های تابع F مثال ۲۳ است، تحقیق کنید.

تابع خروجی Y را در جدول ۵-۹ به صورت مجموع مین ترم‌ها بنویسید.

جدول ۵-۹

ورودی‌ها			خروجی
A	B	C	Y
.	.	.	.
.	.	۱	۱
.	۱	.	۰
۱	۱	۱	۱
۱	.	.	۱
۱	.	۱	۰
۱	۱	۰	۱
۱	۱	۱	۱

۵-۵-پیاده‌سازی توابع منطقی با استفاده از نقشه کارنو

■ در مبحث قبل ساده‌سازی توابع منطقی با استفاده از قوانین جبر بول، مانند قوانین توزیع (فاکتورگیری) و حذف متغیرها را آموختیم. مثلاً $Y = AB + A\bar{B}$ پس از ساده‌سازی به صورت $Y = AB$ در می‌آید. زیرا $Y = AB(C + \bar{C}) = AB \cdot 1 = AB$

جدول ۵-۱۰-جدول درستی

ردیف	A	B	F
.	.	.	$\bar{A}\bar{B}$
۱	.	۱	$\bar{A}B$
۲	۱	.	$A\bar{B}$
۳	۱	۱	AB

یکی دیگر از روش‌های ساده‌سازی توابع منطقی استفاده از جدول یا نقشه کارنو است. در نقشه کارنو نیز متغیرها بر اساس همین قوانین ولی با روش ساده‌تر حذف و توابع ساده می‌شوند. در واقع نقشه کارنو شکل تغییر یافته و ساده شده جدول درستی توابع منطقی است.

نقشه کارنو با دو متغیر: در جدول ۵-۱۰، جدول درستی و مین ترم‌های تابع F با دو متغیر A و B را مشاهده می‌کنید. نقشه کارنو نیز مشابه جدول درستی که دارای ۴ ردیف است،^۴ خانه دارد که هر یک از خانه‌ها به یک مین ترم اختصاص داده می‌شود. در شکل الف ۵-۷ نمونه نقشه کارنو ۴ خانه‌ای را ملاحظه می‌کنید. روی هر ضلع مربع که دو خانه دارد متغیرها را به صورت A و \bar{A} یا B و \bar{B} می‌نویسیم.

نکته



انتخاب محل قراردادن متغیرها و اختصاص دادن خانه‌های مین ترم‌ها در جدول کارنو استاندارد تعريف شده‌ای ندارد ولی برای سادگی و جلوگیری از اشتباه معمولاً الگوی شکل الف - ۵-۷ را توصیه می‌کنند. در شکل ب - ۵-۷ خانه‌های اختصاص داده شده به مین ترم‌ها را در نقشه کارنو می‌بینید. شکل پ - ۵-۷ نقشه کارنو با اعداد باینری اختصاص داده شده به هر خانه نشان داده شده است.

$A \backslash B$	0	1
0	00	10
1	01	11

$A \backslash B$	\bar{A}	A
0	$\bar{A}\bar{B}$	$\bar{A}B$
1	$\bar{A}B$	AB

$A \backslash B$	\bar{A}	A
0	1	0
1	0	1

(الف) هر خانه معرف ردیف در جدول (ب) هر خانه معرف مین ترم در هر ردیف (پ) هر خانه معادل عدد باینری هر ردیف

شکل ۵-۷- جدول کارنو

جدول ۵-۱۱

A	B	C	D	F
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1

شکل ۵-۸ نمایش تابع F را در نقشه کارنو

■ نمایش یک تابع در نقشه کارنو: در نمایش یک تابع در نقشه کارنو، به جای مین ترم‌هایی که تابع آن برابر با یک است، در مربع مربوطه مقدار عدد یک و در مربع‌های مربوط به مین ترم‌هایی که تابع به ازای آن صفر است، صفر قرار می‌دهیم. به جای صفر می‌توانیم مربع را خالی بگذاریم.

مثال ۲۴: با استفاده از جدول ۵-۱۱ تابع F را در نقشه کارنو شکل ۵-۸ نمایش دهید.

فعلیت



در شکل ب - ۵-۷ در خانه «صفر» معادل $= 0\bar{A}\bar{B}$ را قرار دهید. سپس جدول درستی مین ترم‌ها را در هر خانه مشخص کنید. آیا می‌توانیم به جای $= 0\bar{A}\bar{B}$ و برای سایر خانه‌ها معادل یک را درج کنیم؟ چرا؟

نکته



در شکل پ - ۵-۷ متغیر A و B را به جای اینکه تکرار کنیم، در بالا و سمت چپ روی خط مورب بالای جدول قرار داده‌ایم.

$\bar{A} \backslash \bar{B}$	1	1
\bar{B}	1	1
B	1	1

شکل ۵-۱۰

$\bar{A} \backslash \bar{B}$	1	1
\bar{B}	1	1
B	1	1

شکل ۵-۹

مثال ۲۵: تابع $F = \bar{A}\bar{B} + \bar{A}\bar{B}$ در نقشه کارنو شکل ۵-۹ نشان داده شده است.

مثال ۲۶: جدول درستی تابع $F = A + \bar{B}$ را رسم کنید. تابع در نقشه کارنوی شکل ۵-۱۰ نشان داده شده است.

جدول ۵-۱۲

A	B	F
•	•	1
•	1	1
1	•	•
1	1	1

الگوی پرسش:

۱- با استفاده از جدول ۵-۱۲، نقشه کارنو را ترسیم کنید.

۲- نقشه کارنوی توابع زیر را ترسیم کنید، سپس ساده‌ترین شکل جدول درستی را از نقشه کارنو استخراج کنید.

$$F = \overline{A}\overline{B} + AB$$

$$F = \overline{B} + \overline{AB}$$

$$F = \overline{A} + \overline{B}$$

۶-۵- استخراج ساده‌ترین شکل قابع منطقی از نقشه کارنو

■ پس از نمایش تابع در نقشه کارنو، می‌توان ساده‌ترین شکل تابع را از نقشه استخراج کرد. به مین ترم‌های موجود در نقشه کارنو شکل ۵-۱۱ که مربوط به دو متغیر است توجه کنید. مین ترم‌ها در مربع‌های کنار هم فقط در یک متغیر با هم اختلاف دارند. زیرا در یک مین ترم متغیر و در مین ترم کناری مکمل آن \overline{A} وجود دارد که با هم متفاوت است و متغیر \overline{B} در هر دو مشترک است این دو خانه را اصطلاحاً مجاور یا همسایه می‌گویند. با توجه به این اشتراک، به آسانی می‌توانیم مربع‌های مجاور (با یک اختلاف در متغیرها) را ساده کنیم.

$$\overline{A}\overline{B} + \overline{A}B = \overline{A}(\overline{B} + B) = \overline{A}$$

اما مین ترم‌های موجود در مربع‌های واقع در قطرها مانند شکل ۵-۱۲، به دلیل داشتن دو اختلاف ساده‌پذیر نیستند. معمولاً این مین ترم‌ها هستند که تابع خروجی را تشکیل می‌دهند. حال با ذکر یک مثال می‌خواهیم ساده‌ترین شکل تابع را از جدول کارنو استخراج کنیم.

مثال ۲۷: ساده‌ترین عبارت منطقی ممکن را از نقشه کارنو شکل ۵-۱۳ استخراج کنید.

پاسخ: با توجه به اینکه دو خانه پایین صفر است، از آن صرف نظر می‌کنیم. در دو خانه بالا متغیر \overline{B} مشترک است. بنابراین \overline{B} پاسخ مسئله است. زیرا دو خانه مجاور را می‌توان با یک متغیر مشترک \overline{B} نوشت:

$$F = \overline{A}\overline{B} + BA$$

$$F = \overline{B}(\overline{A} + A)$$

$$F = \overline{B}$$

Shaded Karnaugh map for Figure 5-13. The map has columns labeled \overline{A} and A , and rows labeled \overline{B} and B . The minterms $\overline{A}\overline{B}$ and AB are shaded in blue. The other four cells are white.

شکل ۵-۱۳

Shaded Karnaugh map for Figure 5-12. The map has columns labeled \overline{A} and A , and rows labeled \overline{B} and B . The minterms $\overline{A}\overline{B}$, AB , \overline{AB} , and $A\overline{B}$ are shaded in red. The other two cells are white.

شکل ۵-۱۲

Shaded Karnaugh map for Figure 5-11. The map has columns labeled \overline{A} and A , and rows labeled \overline{B} and B . The minterms $\overline{A}\overline{B}$, AB , \overline{AB} , and $A\overline{B}$ are shaded in green. The other two cells are white.

شکل ۵-۱۱

\bar{A}	A
\bar{B}	1
B	*
	1

شکل ۵-۱۴

\bar{A}	A
\bar{B}	1
B	*
	1

شکل ۵-۱۵

مثال ۲۸: ساده‌ترین عبارت منطقی ممکن را از نقشه کارنو شکل ۵-۱۴ استخراج کنید.
پاسخ: متغیرهای غیرمشترک را که پاسخ مسئله است پیدا می‌کنیم.

مثال ۲۹: تابع $F = \bar{A}\bar{B} + AB + \bar{A}$ رادر نقشه کارنو نشان دهید سپس ساده‌ترین شکل تابع را استخراج کنید.
پاسخ: (الف) جدول کارنو را طبق شکل ۵-۱۵ رسم می‌کنیم.

ب) متغیرهای مشترک را از جدول پیدا می‌کنیم. مجموعه‌این متغیرها پاسخ مسئله است.

ورودی		خروجی
B	C	Y
.	.	1
.	1	1
1	.	0
1	1	1

فعالیت



الف) تابع منطقی Y مربوط به جدول درستی ۵-۱۳ را بنویسید.

ب) تابع را در نقشه کارنو نمایش دهید. سپس ساده‌ترین شکل تابع Y را بنویسید.

\bar{A}	A
\bar{B}	*
B	1
	1

شکل ۵-۱۷

\bar{A}	A
\bar{B}	1
B	*
	1

شکل ۵-۱۶

تابع منطقی نقشه کارنو شکل ۵-۱۶ و ۵-۱۷ را بنویسید. آیا مربع‌ها مجاور هستند (عضو مشترک دارند)? تابع هر نقشه کارنو معادل چه گیتی است؟

فکرکنید




۵-۷ نقشه کارنو با سه متغیر

با توجه به وجود سه متغیر A، B و C، تعداد مین ترم‌ها طبق شکل ۵-۱۸ برابر $2^3 = 8$ است. لذا نقشه کارنو باید ۸ خانه داشته باشد. هر خانه معرف یک ردیف از جدول درستی است. در شکل ۵-۱۹ نقشه کارنو را برای سه متغیر نشان داده‌ایم.

مشاهده می شود که به هر متغیر یا نفی آن ۴ خانه تعلق می گیرد. اشتراک دو متغیر (مثلاً A, C) در دو خانه و اشتراک سه متغیر (مثلاً ABC) در یک خانه اتفاق می افتد. در شکل ۵-۱۸ جای مین ترم های هر ردیف جدول درستی را در نقشه کارنو مشاهده می کنید. هر مین ترم را می توانیم با عدد باینری معادل ردیف آن جایگزین کنیم. مثلاً $\overline{ABC} = 000$ یا $\overline{ABC} = 101$ را در نقشه کارنو نشان می دهیم. در شکل ۵-۱۹ هر خانه نقشه کارنو با عدد باینری معادل نشان داده شده است. همان طور که ملاحظه می شود، در این جدول لازم است \overline{A} , \overline{B} و \overline{C} را مشخص کنیم. ولی معمولاً برای جلوگیری از شلوغی نقشه، آن را روی نقشه کارنو نمی نویسند.

	AB	00	01	11	10
C	0	000 0	010 2	110 6	100 4
	1	001 1	011 3	111 7	101 5

شکل ۵-۱۹



شکل ۵-۱۸

درباره چگونگی تشکیل نقشه کارنو با سه متغیر بحث کنید و فرایند اجرای آن را دقیقاً بیاموزید و به خاطر بسپارید.

بحث کنید



جدول ۵-۱۴

A	B	C	F
.	.	.	.
.	.	1	1
.	1	.	.
.	1	1	1
1	.	.	1
1	.	1	1
1	1	.	.
1	1	1	1

■ **نمایش تابع در نقشه کارنو:** اگر جدول درستی توابع با سه متغیر موجود باشد، در ردیفی که مین ترم تابع ۱ است، در خانه مربوطه ۱ منطقی را قرار می دهیم. مثال ۳۰: جدول درستی ۵-۱۴ را در نقشه کارنو نمایش دهید.

پاسخ: شکل ۵-۲۰

اگر تابع منطقی را بخواهیم در نقشه کارنو نمایش دهیم، جای هر عبارت تابع را در نقشه ۱ قرار می دهیم. باید توجه نمود برای اشتراک دو متغیر (مثلاً A, C) در دو خانه ۱ قرار داده می شود.

مثال ۳۱: تابع $F = \overline{ABC} + \overline{AC} + AC$ را در نقشه کارنو نمایش دهید.

پاسخ: با استفاده از روش های ذکر شده جدول کارنو با ۸ خانه را تشکیل می دهیم، شکل ۵-۲۱.

مثال ۳۲: تابع $F = A + BC + \bar{A}\bar{C}$ را در نقشه کارنو نمایش دهید.

پاسخ: با استفاده از روش‌های ذکر شده نقشه کارنو را تشکیل می‌دهیم. شکل ۵-۲۲. باشد توجه نمود که برای یک متغیر تنها مثلاً A , باید در ۴ خانه ۱ قرار دهیم.

\bar{A}		A	
۱	۱	۱	۱
*	*	۱	*
\bar{B}	$\bar{A}\bar{C}$	BC	B
\bar{B}	A	\bar{B}	

شکل ۵-۲۲

\bar{A}		A	
*	*	۱	*
*	*	۱	*
\bar{B}	\bar{ABC}	B	\bar{B}
\bar{B}	\bar{ABC}	BC	

شکل ۵-۲۱

\bar{A}		A	
*	*	*	۱
*	*	*	۱
\bar{B}	B	\bar{B}	
\bar{B}	B	\bar{B}	

شکل ۵-۲۰

فعالیت

تابع $F = \bar{A}\bar{B}\bar{C} + AB + \bar{B}C$ را در نقشه کارنو نمایش دهید.



■ استخراج ساده‌ترین فرم تابع منطقی از نقشه کارنو با سه متغیر: اگر به مین‌ترم‌های موجود در نقشه کارنو شکل ۵-۲۳ توجه کنید، مین‌ترم‌های خانه‌های کنار هم و مین‌ترم‌های با دو خانه فاصله، فقط یک اختلاف با هم دارند و می‌توان به راحتی عمل ساده‌سازی را انجام داد. مین‌ترم‌هایی که یک خانه با هم فاصله دارند

\bar{A}		A	
\bar{ABC}	\bar{ABC}	ABC	\bar{ABC}
\bar{ABC}	\bar{ABC}	ABC	\bar{ABC}
\bar{B}	B	\bar{B}	

شکل ۵-۲۳

(اصطلاحاً خانه‌های یک در میان) و مین‌ترم‌های واقع در خانه‌های قطری، دارای دو اختلاف هستند و با هم نمی‌توان انتخاب و ساده نمود. در فرایند ساده‌سازی، پس از نمایش تابع منطقی در نقشه کارنو با توجه به نکات زیر می‌توان ساده‌ترین فرم منطقی تابع را نوشت.

چهارخانه مجاور: چهارخانه مجاور را می‌توان با یک متغیر نشان داد. نمونه‌هایی را در شکل ۵-۲۴ مشاهده می‌کنید.

\bar{A}		A	
۱	۱	۱	*
۱	۱	*	*
\bar{B}	A	B	\bar{B}
\bar{B}	B	\bar{B}	

\bar{A}		A	
۱	*	*	۱
*	۱	\bar{B}	*
\bar{B}	B	\bar{B}	
\bar{B}	B	\bar{B}	

شکل ۵-۲۴

الف

دو خانه مجاور: دو خانه مجاور را می‌توان با اشتراک(AND) بین دو متغیر نشان داد، شکل ۵-۲۵-الف، ب نمونه‌هایی از این مثال را نشان می‌دهد.

\bar{A}		A	
۱	۱	\bar{ABC}	ABC
۱	*	\bar{ABC}	ABC
\bar{B}	B	\bar{B}	
\bar{B}	B	\bar{B}	

شکل ۵-۲۶


\bar{A}		A	
۱	*	$\bar{B}\bar{C}$	۱
*	۱	BC	*
\bar{B}	B	\bar{B}	
\bar{B}	B	\bar{B}	

ب

شکل ۵-۲۵

\bar{A}		A	
۱	*	\bar{AB}	۱
*	۱	AB	*
\bar{B}	B	\bar{B}	
\bar{B}	B	\bar{B}	

الف



شکل ۵-۲۷

خانه‌هایی که دارای ۱ منطقی است و خانه همسایه ندارد، به صورت مین ترم با سه متغیر نوشته می‌شود و ساده‌پذیر نیست. شکل ۵-۲۶ نمونه‌ای از این نقشه کارنو را نشان می‌دهد.

مثال ۳۳: تابع $F = \bar{A}\bar{B}\bar{C} + AB + \bar{B}C + A\bar{B}C$ را در نقشه کارنو نمایش دهید و ساده‌ترین فرم تابع را از آن استخراج کنید، شکل ۵-۲۷.


$$F = A + \bar{B}$$

پاسخ:

لکه




خانه‌های غیر مجاور را با مین ترم‌های سه متغیر می‌نویسند.



الگوی پرسش

۱- ساده‌ترین تابع منطقی نقشه‌های کارنو شکل ۵-۲۸ را بنویسید.



شکل ۵-۲۸

الف

۲- توابع منطقی زیر را با استفاده از نقشه کارنو ساده کنید.

$$F_1 = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + ABC + A\bar{B}C$$

$$F_2 = \bar{A}\bar{B} + A\bar{B} + \bar{A}BC + AB\bar{C} + ABC$$

$$F_3 = \bar{A}\bar{B} + \bar{A}B + A\bar{B}$$

$$F_4 = \bar{A}B + AB + A\bar{B}$$

الگوی آزمون نظری پایان واحد یادگیری

۱- جدول درستی گیت NOR انحصاری را بنویسید.

۲- گیت OR انحصاری (XOR) دو ورودی و یک خروجی دارد و خروجی زمانی در تراز «۱» منطقی قرار می‌گیرد که ورودی‌های گیت با هم در یک تراز نباشند.

صحیح غلط


۳- مدار کلیدی شکل ۵-۲۹ مربوط به کدام گیت است؟

(الف) NAND

(ب) NOR

(پ) XOR

(ت) XNOR



شکل ۵-۲۹

جدول ۵-۱۵

A	B	C	F
.	.	.	.
.	.	۱	۱
.	۱	.	.
.	۱	۱	۱
۱	.	.	۱
۱	.	۱	۱
۱	۱	.	.
۱	۱	۱	۱

۴- تابع منطقی $F_1 = \overline{A+B} + A\bar{B} + AC$ جبر بول ساده کنید.

۵- تابع منطقی $F_2 = \overline{A}\bar{B}\bar{C} + \bar{A}\bar{C} + ABC + AB\bar{C}$ را توسط قوانین جبر قوانین جبر بول ساده کنید.

۶- تابع منطقی F مربوط به جدول درستی ۵-۱۵ را به صورت مجموع مین ترم ها بنویسید.

۷- تابع منطقی $F = \overline{A}\bar{B} + A\bar{B} + AB$ را در نقشه کارنو نمایش دهید. سپس ساده ترین تابع را زن نقشه کارنو استخراج کنید.

۸- تابع منطقی $F = \overline{A}\bar{B} + \bar{A}\bar{B}C + \bar{A}\bar{B}C + A\bar{B}\bar{C} + A\bar{B}C$ را توسط نقشه کارنو ساده کنید. سپس از روی تابع ساده شده، مدار را با گیتهای منطقی طرح کنید.


۹- در شکل ۵-۳۰ تراز منطقی خروجی X_1 ، X_2 و X را بنویسید.

$$C = 0, B = 0, A = 0$$

۱۰- ساده ترین تابع منطقی نقشه کارنو شکل ۵-۳۱ را بنویسید.

C	AB		00	01	11	10
	0	1	1			1
1	1			1	1	


شکل ۵-۳۱



شکل ۵-۳۰

الگوی آزمون نرم افزاری پایان واحد یادگیری

- ۱- مدار شکل ۵-۳۲ را در نرم افزار مولتی سیم شبیه سازی کنید و با تغییر مقادیر A، B، C، تراز خروجی F_1 و F_2 را تعیین کنید. سپس جدول درستی مدار را رسم کنید.
- ۲- تابع منطقی $F = \overline{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}BC + A\bar{B}\bar{C} + A\bar{B}C + \bar{A}B\bar{C}$ را توسط Logic Converter را توسط ساده کنید و از روی تابع ساده شده مدار آن را ترسیم کنید.



شکل ۵-۳۲

توجه به روش و محتوای ارزشیابی: ارزشیابی شایستگی های مربوط به پومن، واحد یادگیری و مراحل کار بر اساس محتوای ارائه شده در کتاب درسی و مشابه مثال ها و فعالیت های ارائه شده صورت می گیرد. ضرورت دارد ارزشیابی کنندگان به این امر توجه کرده و ارزشیابی را بر مبنای اهداف تعریف شده برای شایستگی ها اجرا نمایند و فراتر نروند.

ارزشیابی واحد یادگیری ۵: کسب شایستگی در به کارگیری قوانین جبر بول و نقشه کارنو

شرح کار:

- ۱- تشریح عملکرد گیت‌های منطقی پایه و ترسیم جدول درستی آنها ۲- تشریح قوانین جبر بول ۳- ساده‌سازی توابع منطقی با به کارگیری قوانین جبر بول ۴- ساده‌سازی توابع منطقی با به کارگیری نقشه کارنو ۵- ساده‌سازی توابع منطقی با استفاده از نرم‌افزار

استاندارد عملکرد: طراحی مدارهای ترکیبی و اجرای توابع و طراحی مدارهای ترتیبی با رعایت استانداردهای تعریف شده

شاخص‌ها:

- ۱- تشریح عملکرد گیت‌های منطقی پایه و ترسیم جدول درستی آنها (۱۰ دقیقه) ۲- تشریح قوانین جبر بول (۱۰ دقیقه)
۳- ساده‌سازی توابع منطقی با به کارگیری قوانین جبر بول (۱۵ دقیقه) ۴- ساده‌سازی توابع منطقی با به کارگیری نقشه کارنو (۱۵ دقیقه)
۵- ساده‌سازی توابع منطقی با استفاده از نرم‌افزار (۱۵ دقیقه)

شرایط انجام کار و ابزار و تجهیزات: مکان مناسب انجام کار- کلاس یا کارگاه، سایت مجهز به رایانه - با کف عایق یا آنتی استاتیک - نور مناسب برای کارهای ظریف - ابعاد حداقل ۶ متر مربع و دارای تهویه یا پنجره - دمای طبیعی (۱۸°C-۲۷°C)- انجام کار در حال نشسته یا ایستاده - رایانه - لوازم التحریر

معیار شایستگی:

ردیف	مراحل کار	حداقل نمره قبولی از ۳	نمره هنرجو
۱	تشریح عملکرد گیت‌های منطقی پایه و ترسیم جدول درستی آنها	۱	
۲	تشریح قوانین جبر بول	۲	
۳	ساده‌سازی توابع منطقی با به کارگیری قوانین جبر بول	۲	
۴	ساده‌سازی توابع منطقی با به کارگیری نقشه کارنو	۲	
۵	ساده‌سازی توابع منطقی با استفاده از نرم‌افزار	۲	
شایستگی‌های غیرفنی، ایمنی، بهداشت، توجهات زیست محیطی و نگرش:			
۱- محافظت از تجهیزات و دستگاه‌ها ۲- دقیق و مسئولیت‌پذیری ۳- شایستگی تفکر و یادگیری مدام‌العمر ۴- اخلاق حرفه‌ای ۵- رعایت نکات زیست محیطی ۶- به کارگیری فناوری نوین ۷- مستندسازی			
میانگین نمرات			
* حداقل میانگین نمرات هنرجو برای قبولی و کسب شایستگی، ۲ می‌باشد.			

واحد یادگیری ۶

کسب شایستگی در طراحی مدارهای دیجیتالی و اجرای توابع آن

آیاتا به حال فکر کرده‌اید:

- چه اصولی را برای طراحی مدارهای ترکیبی باید به کار ببریم؟
- چگونه با مدارهای رمزگشا توابع منطقی قابل اجرا می‌شود؟
- چگونه با مدارهای مالتی‌پلکسر می‌توانیم توابع منطقی را اجرا کنیم؟
- به کارگیری رمزگشا و مالتی‌پلکسر در اجرای توابع چه مزایایی دارد؟
- در ساختمان حافظه‌ها از چه مدارهای دیجیتالی استفاده می‌شود؟
- اطلاعات به چه روش‌هایی به حافظه‌ها انتقال می‌یابند؟
- در ساختمان شمارنده‌ها از چه مدارهای دیجیتالی استفاده شده است؟

در ساختار سامانه‌های دیجیتالی ممکن است از مدارهای ترکیبی که شامل متغیرهای ورودی، دروازه‌های منطقی و متغیرهای خروجی است، استفاده شود. طراحی مدارهای ترکیبی با تعریف یک مسئله شروع می‌شود و با دیاگرام منطقی مدار و مجموعه‌ای از توابع منطقی و روش‌های ساده‌سازی توابع پایان می‌یابد.

رونده طراحی مدارهای ترکیبی از اصول خاصی پیروی می‌کند، که در این واحد یادگیری به آموزش آن می‌پردازیم. سپس توسط دکتر و مالتی‌پلکسر، چگونگی اجرای توابع منطقی را شرح می‌دهیم.

چون اغلب سامانه‌های دیجیتالی مانند ماشین‌های حسابگر، سیستم‌های حفاظتی و مخابراتی باید اطلاعات را در حافظه خود نگه دارند، لازم است ساختمان حافظه‌ها و انواع آنها به اختصار تشریح شود و مدارهای شمارنده نیز مورد بررسی قرار گیرد. برای کسب مهارت و عمق بخشیدن به آموزش، استفاده از نرم‌افزارهای مناسب و شبیه‌سازی مدارها با نرم‌افزار الزامی است و باید به آن توجه ویژه شود.

استاندارد عملکرد

طراحی مدارهای ترکیبی و ترتیبی دیجیتالی و اجرای توابع آن

۱-۶- طراحی مدارهای ترکیبی

در طراحی و ساخت مدارهای منطقی باید از مدار ساده شده با کمترین قطعات استفاده کنیم. در پایه دهم در درس مونتاژ و دمونتاژ SMD و مستندسازی، اصول طراحی مدارهای ترکیبی آموزش داده شده است. برای یادآوری به مثال زیر توجه کنید.

مثال ۱: در یک مدار ترکیبی با سه متغیر ورودی و یک خروجی مطابق بلوک شکل ۱-۶، زمانی خروجی مدار «۱» است که تعداد یک‌های موجود در متغیرهای ورودی در هر ردیف در مقایسه با صفر، در اکثریت باشد. مدار را طراحی کنید.


پاسخ

■ جدول درستی مدار را طرح می‌کنیم، جدول ۱-۶.

- تابع منطقی خروجی را می‌نویسیم.
- تابع را به هر روش ممکن، مثلاً با استفاده از نقشه کارنو ساده می‌کنیم، شکل ۶-۲
- ساده‌ترین رابطه منطقی را از جدول کارنو استخراج می‌کنیم.

جدول ۶-۱

A	B	C	Z
.	.	.	.
.	.	۱	۱
.	۱	.	.
.	۱	۱	۱
۱	.	.	.
۱	.	۱	۱
۱	۱	.	۱
۱	۱	۱	۱





شکل ۶-۶-بلوک مدار

- مدار را طرح می‌کنیم. در شکل ۶-۳ مدار طراحی شده مربوط به مثال ۱ را نشان داده‌ایم.

برای یک سامانه سه فاز، مداری طراحی کنید که وقتی یک فاز یا دو فاز ورودی قطع می‌شود، خروجی مدار دیجیتالی برابر با «۱»، و لامپ سیگنال خطا روشن شود. در شکل ۶-۴ بلوک سامانه را نشان داده‌ایم.

فعالیت



۶-۶-طراحی مدار ترکیبی با دکُدر (رمزگشا Decoder)

با مدار رمزگشا (Decoder) در پایه یازدهم آشنا شده‌اید. این مدار n خط در ورودی و 2^n خط در خروجی دارد و در هر لحظه تنها یکی از خروجی‌ها فعال است. در شکل ۶-۵ مدار رمزگشای $4 \rightarrow 2$ رسم شده است. در این مدار، تعداد ورودی‌ها برابر $2^n = 2$ و تعداد خروجی‌ها برابر $4 = 2^2$ است.

در مورد عملکرد مدار رمزگشای $4 \rightarrow 2$ بحث کنید. سپس جدول درستی ۶-۲ را کامل کنید.

بحث گروهی



فعالیت




اگر در شکل ۶-۵ به جای گیت AND از گیت NAND استفاده شود، حالت فعال خروجی چه تغییری می‌کند؟ جدول درستی ۶-۳ را برای این حالت کامل کنید.

جدول ۶-۳

B	A	D ₀	D ₁	D ₂	D ₃
.	.				
.	۱				
۱	.				
۱	۱				

جدول ۶-۲

B	A	D ₀	D ₁	D ₂	D ₃
.	.				
.	۱				
۱	.				
۱	۱				



شکل ۶-۵- مدار رمزگشای ۴ → ۲

- رمزگشای ۴ → ۲ با خط تواناساز یا فعال کننده (Enable): در شکل ۶-۶ مدار رمزگشای ۴ → ۲ با خط تواناساز (Enable) رسم شده است.

فعالیت



- جدول ۶-۶ را با توجه به شکل ۶-۶ کامل کنید.
- مدار رمزگشای ۸ → ۳ با خط تواناساز را با استفاده از گیت NAND طراحی کنید و جدول درستی آن را بنویسید.

معرفی یک نمونه آی‌سی دُکُدر: آی‌سی ۷۴۱۳۸، دکدر ۸ → ۳ با دو خط تواناساز است. در شکل ۶-۷ پایه‌های این آی‌سی را مشاهده می‌کنید.


پژوهش




با مراجعه به منابع معتبر، در مورد تحلیل مدار داخلی آی‌سی ۷۴۱۳۸ و چگونگی تنظیم جدول درستی آن تحقیق کنید. نتیجه را در قالب یک گزارش ارائه دهید.

جدول ۶-۶- جدول صحت مدار رمزگشای ۴ → ۲ با خط تواناساز

E	B	A	D ₀	D ₁	D ₂	D ₃
.	X	X				
۱	.	.				
۱	.	۱				
۱	۱	.				
۱	۱	۱				



شکل ۶-۶- مدار رمزگشای ۴ → ۲ با خط تواناساز (Enable)



شکل ۶-۷- مشخصات پایه‌های آی‌سی ۷۴۱۳۸

اجرای توابع با رمزگشا: برای اجرای توابع منطقی می‌توانیم از رمزگشا استفاده کنیم. برای این منظور ابتدا باید هر یک از متغیرها را به ورودی آدرس تعريف شده و هم ارز با آن (منتظر) وصل کنیم. سپس همه خروجی‌های رمزگشا که تعريف شده و هم ارزش با حالت‌های «۱» تابع است را به ورودی یک دروازه OR اتصال دهیم.

مثال ۲: با توجه به جدول ۶-۵، توابع منطقی F_1 و F_2 را به کمک یک رمزگشای ۸ → ۳ اجرا کنید.

پاسخ:

$$F_1 = \sum m(1, 2, 4, 7) \text{ است}$$

$$F_2 = \sum m(3, 5, 6, 7) \text{ است}$$

برای اجرای هر یک از توابع، مطابق شکل ۶-۸، از دروازه منطقی OR با چهار ورودی استفاده می‌کنیم.


اگر رمزگشا با دروازه منطقی NAND ساخته شده باشد، در مدار شکل ۶-۸ چه تغییری باید بدheim؟
پس از گفت و گو، نتایج را در قالب گزارش کوتاه یادداشت کنید.

گفت و گو کنید



جدول ۶-۵

معادل دسیمال	C	B	A	f_1	f_2
.
۱	.	.	۱	۱	۰
۲	.	۱	.	۱	۰
۳	.	۱	۱	۰	۱
۴	۱	.	.	۱	۰
۵	۱	.	۱	۰	۱
۶	۱	۱	.	۰	۱
۷	۱	۱	۱	۱	۱



شکل ۶-۸

جدول ۶-۶ جدول صحت جمع کننده

معادل دسی مال	A	B	C _{in}	C _{out}	S
۰
۱	.	.	۱	.	۱
۲	.	۱	.	.	۱
۳	.	۱	۱	۱	.
۴	۱	.	.	.	۱
۵	۱	.	۱	۱	.
۶	۱	۱	.	۱	.
۷	۱	۱	۱	۱	۱

طراحی تمام جمع گر (Full Adder) با رمزگشا

□ با مدار نیم جمع گر (Half Adder) در پایه یازدهم آشنا شده اید. در شکل ۹-۶، نقشه بلوکی تمام جمع گر نشان داده شده است.
□ این مدار سه بیت باینری ورودی A، B و C_{in} را با هم جمع می کند و در خروجی، حاصل جمع (S) و دو بر یک حاصل از جمع "۱" و "۰" (C_{out}) را ظاهر می کند. در جدول ۶-۶، جدول درستی مدار تمام جمع گر را مشاهده می کنید.



شکل ۶-۹ مدار بلوکی تمام جمع گر


جدول ۶-۶ را در کلاس به بحث بگذارید و علت ایجاد شدن دو بر یک (C_{out}) را بیابید. نتیجه را در قالب یک گزارش کوتاه ارائه دهید.

بارش فکری



□ همان طور که در جدول ۶-۶ مشاهده می شود، خروجی S در سطرهای ۱، ۲، ۴ و ۷ و خروجی C_{out} در سطرهای ۳، ۵، ۶ و ۷ برابر با یک شده است.تابع خروجی S و C_{out} را می توانیم به صورت زیر تعریف کنیم.

$$C_{out} = \sum_m(3, 5, 6, 7) \quad S = \sum_m(1, 2, 4, 7)$$



شکل ۶-۱۰-۱ مدار تمام جمع گر با رمزگشا

□ در تمام جمع گرهای، تعداد ۳ ورودی و ۲ خروجی وجود دارد. به همین خاطر، رمزگشایی را انتخاب می کنیم که تعداد ۳ ورودی داشته باشد. لذا این رمزگشا ۸ خروجی دارد (2³ = 8).

□ طبق شکل ۶-۱۰ خروجی را بر اساس مین ترم ها با هم OR می کنیم تا مدار جمع کننده با استفاده از رمزگشا شکل بگیرد.

اجرای نرم افزاری: در ساعات غیر درسی مدار تمام جمع گر را با نرم افزار مولتی سیم طراحی کنید و جدول درستی آن را با جدول ۶-۶ مقایسه کنید.


فعالیت



مثال ۱ و تمرین مربوط به سامانه سه فاز را با مدار رمزگشا طراحی کنید.

۳-۶-۳- طراحی مدار ترکیبی با مالتیپلکسر (Multiplexer)

جدول ۶-۷



شکل ۶-۱۱- مدار مالتیپلکسر دو به یک

A.	EN	f
X	1	.
.	.	D.
1	.	D ₁

■ با مدار مالتیپلکسر در پایه یازدهم آشنا شده‌اید. در شکل ۶-۱۱- مدار مالتیپلکسر ۲→۱ (دو به یک) و جدول درستی آن را مشاهده می‌کنید. این مالتیپلکسر دارای خط توانا ساز (Enable) است.

جدول درستی مالتیپلکسر ۱→۴ شکل ۶-۱۲ را تنظیم کنید.

فعالیت



برای آنکه اطلاعات D₂ به خروجی انتقال یابد، آدرس A₁, A₀ را بنویسید. معرفی آی‌سی مالتیپلکسر ۱→۸: آی‌سی با شماره فنی ۷۴۱۵۱ یک مالتیپلکسر ۱→۸ است. در شکل ۶-۱۳ نماداین آی‌سی و شماره پایه‌های آن را مشاهده می‌کنید.


با مراجعه به منابع معتبر، در مورد مدار داخلی آی‌سی ۷۴۱۵۱ و جدول درستی آن تحقیق کنید. نتیجه را در قالب یک گزارش ارائه دهید.

پژوهش




در بلوک دیاگرام شکل ۶-۱۴ مالتیپلکسر ۱→۴ با استفاده از دو مالتیپلکسر ۱→۲ نشان داده شده است. جدول درستی بلوک دیاگرام را بنویسید و عملکرد آن را مورد بررسی قرار دهید. با توجه به توسعه ورودی‌های مالتیپلکسر در شکل ۶-۱۴، با استفاده از دو مالتیپلکسر ۱→۴ و یک مالتیپلکسر ۱→۲، یک مالتیپلکسر ۱→۸ طراحی کنید و طرز کار مدار را مورد بررسی قرار دهید.


فعالیت



شکل ۶-۱۴- مالتیپلکسر چهار به یک



شکل ۶-۱۳- نماد آی‌سی و شماره پایه‌های آن



شکل ۶-۱۲- مدار مالتیپلکسر چهار به یک

■ اجرای توابع توسط مالتی‌پلکسر

یکی از کاربردهای مالتی‌پلکسر، اجرای توابع منطقی است. برای اجرای یک تابع منطقی با n متغیر، می‌توان از یک مالتی‌پلکسر با n خط آدرس استفاده کرد. معمولاً متغیرها را به پایه‌های آدرس تعریف شده و هم ارزش با آن وصل می‌کنند.

مثال ۳: تابع $F_1 = A\bar{B} + BC + A\bar{C}$ را با یک مالتی‌پلکسر ۱ → ۸ اجرا کنید.

پاسخ:

■ تابع را به صورت استاندارد مین‌ترم می‌نویسیم. برای این منظور، می‌توانیم طبق جدول ۶-۸ جدول درستی

تابع را تشکیل دهیم و مجموع مین‌ترم‌های تابع را به دست آوریم.

■ با توجه به خروجی‌های تابع، مجموع مین‌ترم‌ها از رابطه زیر به دست می‌آید.

$$F_1 = \sum m(3, 4, 5, 6, 7)$$

■ طبق شکل ۱۵-۶، ورودی‌های D_1 و D_2 را به زمین و ورودی‌های D_7 تا D_4 را به ۵ ولت وصل می‌کنیم.


فعالیت در ساعات غیر
درسی



ابتدا مدار مثال ۳ را با نرم‌افزار مولتی سیم شبیه‌سازی کنید. سپس جدول درستی آن را با جدول ۶-۸ مقایسه کرده و صحت عملکرد مدار را تأیید نمایید.

جدول ۶-۸

A	B	C	$A\bar{B}$	BC	$A\bar{C}$	F
.
.	.	۱
.	۱
۱	.	۱	۰	۱	۰	۱
۱	۰	.	۱	.	۱	۱
۱	۰	۱	۰	۰	.	۰
۱	۱	۰	۰	۱	۰	۰
۱	۱	۱	۰	۰	۰	۰



شکل ۱۵-۶

الگوی پرسش

۱- در مدار شکل ۶-۱۶ :

الف) خروجی Z_1 زمانی «۱» است که $A = B = 1$ و $C = 0$ یا $A = C = 1$ باشد.

ب) خروجی Z_2 زمانی «۱» است که $C = 0$ و $B = 1$ یا $A = 1$ و $B = 0$ باشد.

پ) در بقیه حالت‌ها Z_1 و Z_2 صفر هستند.



شکل ۶-۱۶

با توجه به بندهای الف، ب و پ جدول درستی مدار را رسم کنید.تابع منطقی Z_1 و Z_2 را بنویسید و مدار را طراحی کنید.

۲- تابع F مربوط به جدول درستی ۶-۹ را به کمک نرمافزار، به وسیله دکدر و مالتیپلکسر اجرا کنید.

۳- با استفاده از ۹ مالتیپلکسر ۱ → ۸ می‌توان یک مالتیپلکسر ۱ → ۶۴ طراحی کرد. صحیح □ غلط □

۴- تابع $F(A, B, C) = \sum_m(0, 1, 4, 6)$ را در فضای نرمافزاری با یک مالتیپلکسر ۱ → ۸ اجرا کنید.

۶-۴-۱ شرح عملکرد انواع حافظه


در مدارهای ترکیبی که تاکنون بحث شده است، خروجی مدار در هر لحظه تابع متغیرهای ورودی در زمان حاضر است. برخی سیستم‌های دیجیتالی از تعدادی مدار ترکیبی تشکیل می‌شوند. ولی بسیاری از سیستم‌های دیجیتالی، علاوه بر مدار ترکیبی، نیاز به مداری برای ذخیره اطلاعات به صورت بیت باینری (صفر و یک) دارند. ذخیره اطلاعات در فلیپ فلاپ‌ها صورت می‌گیرد. با فلیپ فلاپ‌ها در پایه یازدهم آشنا شده‌اید.

■ فلیپ فلاپ S-R

در شکل ۶-۱۷ مدار فلیپ فلاپ S-R ساعتی با گیت NAND را مشاهده می‌کنید.

جدول ۶-۱۰

Clock	S	R	Q
.	.	.	
.	.	۱	
.	۱	.	
.	۱	۱	
۱	.	.	
۱	.	۱	
۱	۱	.	
۱	۱	۱	



شکل ۶-۱۷-۱ مدار فلیپ SR با گیت NAND

فعالیت



پژوهش




عملکرد مدار شکل ۶-۱۷ را مورد بررسی قرار دهید. سپس جدول درستی ۶-۱۰ را که مربوط به این مدار است، کامل کنید.


در مورد عیب فلیپ فلاب های S-R ساعتی تحقیق کنید و نتیجه را به صورت یک گزارش ارائه دهید.

■ **فلیپ فلاب K-J:** همان‌طور که قبلًا گفته شد، یکی از اجزای حافظه، فلیپ فلاب‌ها هستند. در شکل ۶-۱۸ مدار بلوکی فلیپ فلاب K-J رسم شده است. نماد فلیپ فلاب K-J را در شکل ۶-۱۹ ملاحظه می‌کنید. جدول ۶-۱۱، جدول درستی فلیپ فلاب K-J را نشان می‌دهد.

در مورد عیب فلیپ فلاب K-J تحقیق کنید و نتیجه را در قالب یک گزارش ارائه دهید.



شکل ۶-۱۹- نماد فلیپ فلاب K-J




شکل ۶-۱۸- مدار فلیپ فلاب K-J

جدول ۶-۱۱

J	K	CP	Q_t
0	0	↑↓	$Q_{(t-1)}$ را حفظ می‌کند
0	1	↑↓	0 RESET
1	0	↑↓	1 SET
1	1	↑↓	$\bar{Q}_{(t-1)}$ عکس می‌شود


■ **فلیپ فلاب (J-K Master Slave) J-K-MS:** در شکل ۶-۲۰ مدار فلیپ فلاب J-K-MS با گیت NAND رسم شده است. این فلیپ فلاب، از دو فلیپ فلاب S-R مجزا و مشابه هم درست شده است که یکی مستر (اصلی-Master) و دیگری اسلیو (فرعی-Slave) نام دارد. جدول ۶-۱۲، جدول درستی این فلیپ فلاب را نشان می‌دهد. نماد مداری فلیپ فلاب را در شکل ۶-۲۱ ملاحظه می‌کنید.



شکل ۶-۲۰- مدار فلیپ فلاب J-K MS با گیت NAND

جدول ۶-۱۲

J	K	$Q_{(t)}$
.	.	$Q_{(t-1)}$
.	۱	.
۱	۱	$\bar{Q}_{(t-1)}$




شکل ۶-۲۱ - نماد J-K MS

■ **فلیپ فلاب نوع D (تأخیری Delay)**: این فلیپ فلاب یک ورودی دارد و به عنوان یک سلول ثبات (ثبت کننده) یک بیتی استفاده می‌شود. زیرا اطلاعات ورودی آن پس از هر پالس ساعت وارد حافظه فلیپ فلاب می‌شود و تا پالس ساعت بعدی آن را حفظ می‌کند.

فلیپ فلاب نوع D را می‌توان به کمک هر یک از انواع فلیپ فلاب‌های J-K، S-R یا J-K-MS طراحی کرد. برای این منظور باید یک ورودی را نفی (NOT) کنیم و سپس آن را به ورودی دیگر اتصال دهیم. در شکل ۶-۲۲ فلیپ فلاب D با استفاده از فلیپ فلاب J-K را مشاهده می‌کنید. جدول درستی فلیپ فلاب D مطابق جدول ۶-۱۳ است. در شکل ۶-۲۳ نماد فلیپ فلاب D را ملاحظه می‌کنید.

جدول ۶-۱۳

CP	D	Q
[Pulse]	.	.
[Pulse]	۱	۱




شکل ۶-۲۳ - نماد فلیپ فلاب D

شکل ۶-۲۲ - مدار فلیپ فلاب D

■ **فلیپ فلاب نوع T (کلیدی Toggle)**: اگر دو ورودی فلیپ فلاب J-K را به هم وصل کنیم و اتصال مشترک را T بنامیم، فلیپ فلاب جدیدی ساخته می‌شود که به آن فلیپ فلاب نوع T یا کلیدی می‌گویند. در شکل ۶-۲۴ چگونگی تبدیل فلیپ فلاب J-K به T را مشاهده می‌کنید. نماد فلیپ فلاب T به صورت شکل ۶-۲۵ است. جدول درستی فلیپ فلاب T را در جدول ۶-۱۴ مشاهده می‌کنید.

جدول ۶-۱۴

T	CP	Q_t
.	[Pulse]	$Q_{(t-1)}$
۱	[Pulse]	$\bar{Q}_{(t-1)}$



شکل ۶-۲۵ - نماد فلیپ فلاب T

شکل ۶-۲۴ - مدار فلیپ فلاب T



در مورد عملکرد ورودی‌های پیش تنظیم (pre=preset) و پاک کردن (clr=clear) در فلیپ فلپ‌ها تحقیق کنید و نتیجه را در قالب گزارش ارائه دهید.

■ انواع حافظه و عملکرد آنها: همان‌طور که قبلاً اشاره کردیم، از فلیپ فلپ‌ها به عنوان ذخیره‌کننده یک بیت اطلاعات استفاده می‌شود. در یک سامانه ترکیبی مانند رایانه، حافظه‌های مختلف با عملکردهای گوناگون مورد نیاز است.

در ادامه به شرح مختصری از انواع حافظه‌ها با توجه به نوع و کاربرد آنها می‌پردازیم.

(Read Write Memory) RWM حافظه‌های قابل خواندن و نوشتن یا نوعی حافظه رایانه که قابل خواندن و نوشتن است.

(Random Access Memory) RAM حافظه با دسترسی تصادفی یا

این حافظه با دسترسی تصادفی است. حافظه‌های RAM خود به دو دسته Static SRAM (رم استاتیک - RAM) و DRAM (رم دینامیک - RAM) تقسیم‌بندی می‌شوند. SRAM قادر است چند کیلوبایت اطلاعات را در خود ذخیره کند. دسترسی به اطلاعات در این نوع حافظه‌ها حدود ۱۰ نانوثانیه است. DRAM قادر است چند مگابایت اطلاعات را در خود ذخیره کند. زمان دسترسی به اطلاعات در این نوع حافظه حدود ۱۰۰ نانوثانیه است. در رایانه‌هایی که به ظرفیت زیاد حافظه نیاز داریم، از این نوع حافظه استفاده می‌کنیم.

(Read Only Memory) ROM حافظه فقط خواندنی یا

محتوای این نوع حافظه فقط قابل خواندن است و اطلاعات در کارخانه سازنده در حافظه برنامه‌ریزی می‌شود و با قطع برق (تغذیه) اطلاعات آن پاک نمی‌شود. اطلاعات مربوط به بازی‌های کامپیوتری، راهاندازی کامپیوتر (Bootstart program) و قسمتی از اطلاعات سیستم عامل در آن ذخیره می‌شود.

اطلاعات ROM وارد حافظه اصلی رایانه (Main Memory) می‌شود.

نکته: اگر پس از قطع برق محتوای حافظه از بین برود، حافظه را متکی به ولتاژ (volatile) و اگر محتوا به طور دائم بماند، حافظه را مستقل از ولتاژ (Nonvolatile) گویند.

□ انواع دیگر حافظه‌های ROM

حافظه‌های نوع ROM در سه دسته EEPROM، PROM و EEPROM توسعه یافته‌اند.
(Programmable ROM) PROM ✓

این حافظه به وسیله دستگاه مخصوص حافظه‌نویس (ROM Writer) فقط یک بار برنامه‌ریزی می‌شود.
(Erasable PROM) EPROM ✓

محتوای این حافظه را می‌توان به وسیله اشعه ماوراء بنفش پاک کرد و اطلاعات جدید در آن برنامه‌ریزی کرد.
(Electrical EPROM) EEPROM ✓

اطلاعات این نوع حافظه توسط سیگنال الکتریکی قابل پاک شدن است. بعد از پاک شدن حافظه می‌توان آن را دوباره برنامه‌ریزی کرد.



درباره ساختار و عملکرد انواع حافظه‌های زیر و موارد کاربرد آنها تحقیق کنید و نتیجه را در قالب یک گزارش ارائه دهید.

- الف) حافظه‌های کمکی (Auxiliary Memory) مانند هارد دیسک و سایر موارد
- ب) حافظه‌های نهان (Cache Memory)
- پ) حافظه لوح فشرده (CDROM)
- ت) نوار مغناطیسی (Magnetic Tapes)
- ث) دیسک نوری (Optical Disk)
- ج) دیسک مغناطیسی (Magnetic Disk)
- چ) دیسک الکترونیکی یا حافظه فلاش (Flash Memory)


الگوی پرسش

۱- جدول درستی فلیپ فلاپ J-L-K رارسم کنید. در چه حالتی از ورودی، وضعیت حافظه تغییر می‌کند و بر عکس حالت قبلی خود می‌شود؟

۲- برای ثبت n بیت اطلاعات به n واحد حافظه نیاز داریم. صحیح □ غلط □

۳- فلیپ فلاپ شکل ۶-۲۶ از کدام نوع است.
 T D

۴- در فلیپ فلاپ نوع T، در حالت ۱ با هر پالس ساعت، وضعیت حافظه بر عکس حالت قبل می‌شود.
 درست نادرست



شکل ۶-۲۶

۵-۶-شیفت رجیسترها (Shift Registers)

یک ثبات یا رجیستر مجموعه‌ای از فلیپ فلاپ‌ها یا سلول‌های حافظه است که می‌تواند اطلاعات را به صورت بیت‌باینری در خود نگه دارد. با انواع شیفت رجیستر تا حدودی در پایه یازدهم آشنا شده‌اید. در شکل ۶-۲۷ یک شیفت رجیستر ۸ بیتی را به صورت بلوكی مشاهده می‌کنید که در آن اطلاعات ۱۰۰۱۰۱۱۰ ذخیره شده است.

در شکل ۶-۲۸ شیفت رجیستر (ورودی سری - خروجی سری) نشان داده شده است. بیت‌های ورودی یکی پس از دیگری و به صورت سریال وارد اولین بیت فلیپ فلاپ می‌شوند و سپس از فلیپ فلاپ‌های بعدی عبور می‌کنند. در شکل ۶-۲۹ اطلاعات به صورت سری وارد شده و خروجی‌ها به صورت موازی (همزمان) دریافت می‌شوند. به عبارت دیگر، اطلاعات ورودی به صورت سریال وارد مدار شده و خروجی‌ها به طور همزمان و موازی دریافت می‌شود. در شکل ۶-۳۰ اطلاعات به صورت موازی وارد شیفت رجیستر شده و به صورت سری در خروجی دریافت می‌شود. اگر بخواهیم در یک شیفت رجیستر اطلاعات را به صورت موازی وارد کنیم و به صورت موازی نیز از آن

دریافت کنیم، باید از شیفت رجیستر شکل ۶-۳۱ استفاده کنیم.
در شکل های ۶-۳۲ و ۶-۳۳ ساختمان شیفت رجیسترها (سری - سری) و (موازی - موازی) را که در آن از فلیپ فلاب های نوع D استفاده شده است، ملاحظه می کنید.

در مورد انواع عملکرد مدارهای شیفت رجیستر SISO(شکل ۶-۳۲) و PIPD(شکل ۶-۳۳) بحث و گفت و گو کنید و نتایج را در قالب یک گزارش ارائه دهید.


فعالیت گروهی




شکل ۶-۲۸- شیفت رجیستر SISO




شکل ۶-۲۷- شیفت رجیستر ۸ بیتی




شکل ۶-۳۰- شیفت رجیستر PISO




شکل ۶-۲۹- شیفت رجیستر SIPO



شکل ۶-۳۳- مدار شیفت رجیستر PIPD




شکل ۶-۳۱- شیفت رجیستر PIPD



شکل ۶-۳۲- مدار شیفت رجیستر SISO

□ شرح چگونگی انتقال اطلاعات به حافظه: اطلاعاتی که باید در هر خانه حافظه نوشته شود را دیتا (Data) می‌نامند



شکل ۶-۳۵- جزئیات آدرس‌ها و اطلاعات در حافظه

که در ثبات داده‌ها (Data Register - DR) ثبت می‌شود. دیتاهای به صورت یک کلمه مثلاً ۸ بیتی است. در این حالت دیتارجیستر نیز باید هشت بیتی باشد.

هر کلمه در خانه‌ای از حافظه قرار می‌گیرد که دارای آدرس مشخصی است. این آدرس نیز در یک ثبات دیگری قرار دارد که به آن ثبات آدرس (Address Register - AR) گویند. در شکل ۶-۳۴ یک بلوک واحد حافظه و در شکل ۶-۳۵ جزئیات بلوک واحد حافظه نشان داده شده است.



شکل ۶-۳۴- بلوک واحد حافظه

۶-۶- شمارنده‌ها (Counters)

شمارنده‌ها مدارهایی هستند که از تعدادی فلیپ فلاپ متصل به هم به صورت سری، تشکیل شده‌اند. این مدارها عملاً تعداد پالس‌های ورودی به مدار را شمارش می‌کنند. شمارش پالس‌های ورودی ممکن است بر مبنای ۱۰ یا هر مبنای دیگر انجام شود. عنصر اصلی هر شمارنده فلیپ فلاپ است. یک شمارنده با n طبقه فلیپ فلاپ، حداقل می‌تواند 2^n حالت تعریف شده داشته باشد.

■ شمارنده آسنکرون

در شمارنده آسنکرون، پالس ساعت فلیپ فلاپ‌ها، به‌طور هم‌زمان به آنها داده نمی‌شود. هر طبقه پالس ساعت خود را از خروجی طبقه قبل خود دریافت می‌کند.


شمارنده آسنکرون به شمارنده ضربانی (Ripple Counter) نیز معروف است. فلیپ فلاپ به کار رفته در این نوع شمارنده، از نوع T است و باید همواره $T=1$ باشد.

شمارنده آسنکرون صعودی (UP-Counter)

این شمارنده قادر به شمارش منظم اعداد از کم به زیاد است. در شکل ۶-۳۶ یک شمارنده آسنکرون ۴ بیتی نشان داده شده است که در آن از ۴ فلیپ فلاپ J-K با عملکرد نوع T استفاده شده است. در جدول ۶-۱۵ تغییر وضعیت خروجی‌های Q_A, Q_B, Q_C, Q_D را نشان می‌دهد. این شمارنده اعداد ۰ تا ۱۵ را شمارش می‌کند و در انتهای پالس شانزدهم تمام خروجی‌ها مساوی صفر می‌شوند و شمارنده به حالت اولیه برمی‌گردد.

جدول ۶-۱۵

پالس ساعت	Q_D	Q_C	Q_B	Q_A
۰	۰	۰	۰	۰
۱	۰	۰	۰	۱
۲	۰	۰	۱	۰
۳	۰	۰	۱	۱
۴	۰	۱	۰	۰
۵	۰	۱	۰	۱
۶	۰	۱	۱	۰
۷	۰	۱	۱	۱
۸	۱	۰	۰	۰
۹	۱	۰	۰	۱
۱۰	۱	۰	۱	۰
۱۱	۱	۰	۱	۱
۱۲	۱	۱	۰	۰
۱۳	۱	۱	۰	۱
۱۴	۱	۱	۱	۰
۱۵	۱	۱	۱	۱



شکل ۶-۳۶- شمارنده آسنکرون صعودی

شمارنده آسنکرون نزولی (Down Counter)


شمارنده آسنکرون ضربانی می‌تواند معکوس شمار یا نزولی هم باشد. یعنی از یک عدد شروع به شمارش معکوس کند و به صفر برسد. در شکل ۶-۳۷ یک شمارنده آسنکرون نزولی چهاربیتی رسم شده است.

جدول تغییرات خروجی به ازای هر پالس ساعت در جدول ۶-۱۶ نشان داده شده است.

کار نرم افزاری در ساعات غیر درسی: مدار شمارنده آسنکرون صعودی و نزولی را با نرم افزار مولتی سیم شبیه سازی کنید و وضعیت خروجی فلیپ فلاپ ها و اعداد شمارش شده را به ازای هر پالس ساعت مورد بررسی قرار دهید و صحت عملکرد مدار را بررسی کنید.

جدول ۶-۱۶

تعداد پالس ساعت	پالس ساعت	\bar{Q}_0	\bar{Q}_1	\bar{Q}_2	\bar{Q}_3
۰	۱۵	۱	۱	۱	۱
۱	۱۴	۱	۱	۱	۰
۲	۱۳	۱	۱	۰	۱
۳	۱۲	۱	۱	۰	۰
۴	۱۱	۱	۰	۱	۱
۵	۱۰	۱	۰	۱	۰
۶	۹	۱	۰	۰	۱
۷	۸	۱	۰	۰	۰
۸	۷	۰	۱	۱	۱
۹	۶	۰	۱	۱	۰
۱۰	۵	۰	۱	۰	۱
۱۱	۴	۰	۱	۰	۰
۱۲	۳	۰	۰	۱	۱
۱۳	۲	۰	۰	۱	۰
۱۴	۱	۰	۰	۰	۱
۱۵	۰	۰	۰	۰	۰
۱۶	۱۵	۱	۱	۱	۱



شکل ۶-۳۷- مدار شمارنده آسنکرون نزولی

نکته



شمارنده سنکرون و انواع دیگر شمارندها در مقاطع تحصیلی بالاتر آموزش داده می‌شود. به علت محدودیت زمان، در مورداین نوع شمارندهها توضیح بیشتر داده نشده است.

شمارنده آسنکرون دده‌هی (Binary Code Decimal) BCD

✓ اگر شمارنده‌ای از صفر تا ۱۰ را بشمارد، آن را شمارنده دده‌هی (اعشاری) یا BCD می‌نامند. برای شمارش تا ۱۰ به ۴ فلیپ فلاپ نیاز داریم. ۴ فلیپ فلاپ تا ۱۶ شمارش می‌کند.

فعالیت




به چه دلیل نمی‌توانیم از ۳ فلیپ فلاپ برای شمارش تا ۱۰ استفاده کنیم؟

✓ شمارنده BCD همان شمارنده آسنکرون صعودی است با این تفاوت که باید بتواند با رسیدن به عدد ۱۰ (باينري $1010 = 10_{\text{دسي مال}}$)، خروجی‌ها را پاک (Reset) کند. این عمل توسط یک گیت کنترل می‌شود. در شکل ۶-۳۸ مدار شمارنده آسنکرون دده‌هی با استفاده از چهار فلیپ فلاپ T را ملاحظه کنید.

جدول ۶-۱۷

Q _۲	Q _۱	Q _۰	Q.	Decimal
.
.	.	.	۱	۱
.	.	۱	۰	۲
.	.	۱	۱	۳
.	۱	.	۰	۴
.	۱	.	۱	۵
.	۱	۱	۰	۶
.	۱	۱	۱	۷
۱	.	.	۰	۸
۱	.	.	۱	۹



شکل ۶-۳۸- مدار شمارنده آسنکرون دده‌هی

در جدول ۶-۱۷ تغییرات خروجی شمارنده دده‌هی رسم شده است. در پالس دهم خروجی گیت NAND، صفر شده و همه حافظه‌ها پاک می‌شوند.

الگوی پرسش

۱) برای شمارش تا پایان عدد ۵۹ به چند فلیپ فلاپ نیاز داریم؟

الف) ۴ ب) ۵ ج) ۶ د) ۷

۲) در شمارنده آسنکرون صعودی از فلیپ فلاپ نوع T=1 است استفاده می‌کنیم. درست □ نادرست □

۳) در شمارنده آسنکرون، به طور همزمان به همه فلیپ فلاپ‌ها پالس ساعت اعمال می‌شود.


درست □ نادرست □

۴) شمارنده آسنکرون صعودی طراحی کنید که تا پایان عدد ۱۲ بشمارد و سپس صفر شود.

۷-۶- مبدل‌های دیجیتال به آنالوگ (Digital to Analog Converter) DAC


■ اطلاعات و علائم دیجیتالی ذخیره شده در واحد حافظه به وسیله یک مدار مبدل DAC به سیگنال آنالوگ تبدیل می‌شود. در شکل ۶-۳۹ بلوك دیاگرام یک مبدل دیجیتال به آنالوگ را ملاحظه می‌کنید.

ورودی دیجیتال




شکل ۶-۳۹- بلوك دیاگرام DAC

مدار یک جمع کننده ولتاژ است. در شکل ۶-۴۰ از یک مدار تقویت کننده عملیاتی استفاده کردند. که در آن مقاومت فیدبک $R_F = R$ و شبکه مقاومتی ورودی به صورت $R, 2R, 4R$ است. چون مقدار مقاومت‌های ورودی میزان تقویت مدار را تعیین می‌کنند، مقدار آن بر اساس ارزش بیت‌های ورودی تعیین می‌شود، مثلاً به مقاومت R بیت پارازش MSB و به $4R$ بیت کم ارزش وصل می‌شود. طبق شکل ۶-۴۱ اگر کلیدهای S_1, S_2, S_3 و V_{REF} به V_{REF} وصل شوند، بیت ورودی برابر با ۱ و اگر به زمین وصل شوند، بیت ورودی برابر با صفر است. مدار شکل ۶-۴۰ را مدار جمع کننده و مدار شکل ۶-۴۱ را مدار مبدل DAC می‌نامند. مثلاً اگر ورودی دیجیتال سه بیتی و به صورت ۱۱۱ باشد، هر سه کلید به V_{REF} وصل می‌شود. و با توجه به اینکه ولتاژ مرجع ۴ ولت است ($V_{REF} = -4V$)، مقدار ولتاژ آنالوگ خروجی از رابطه زیر به دست می‌آید:



شکل ۶-۴۱- مبدل دیجیتال با آنالوگ



شکل ۶-۴۰- جمع کننده

$$V_O = - \left(\frac{R_F}{R} V_{REF} + \frac{R_F}{2R} V_{REF} + \frac{R_F}{4R} V_{REF} \right)$$

$$V_O = - \left(\frac{R}{R} + \frac{R}{2R} + \frac{R}{4R} \right) \times (-4) = - \left(1 + \frac{1}{2} + \frac{1}{4} \right) \times (-4) = (4+2+1) = 7V$$

نکته



توجه داشته باشید که ولتاژ خروجی ضرورتی ندارد دقیقاً با عدد باینری داده شده برابر باشد. در این مثال مقدار ولتاژ مرجع طوری انتخاب شده است که ولتاژ خروجی با عدد اعشاری معادل باینری ۱۱۱ برابر شده و با صرفنظر از علامت منفی برابر با ۷ ولت است.

فعالیت



در مدار شکل ۶-۴۱ اگر به کلیدهای S_1, S_2, S_3 به ترتیب اعداد منطقی زیر متصل شود، ولتاژ خروجی را محاسبه کنید و نتایج را تحلیل نمایید.

$$S_1, S_2, S_3 = 100 \quad S_1, S_2, S_3 = 011 \quad S_1, S_2, S_3 = 010 \quad S_1, S_2, S_3 = 001 \quad S_1, S_2, S_3 = 000$$

فعالیت‌گروهی



در مبدل DAC شکل ۶-۴۱ برای همه حالت‌های ورودی (۰۰۰ تا ۱۱۱) اگر ولتاژ مرجع برابر ۵ ولت باشد، ولتاژ خروجی را محاسبه، در یک نمودار رسم و نتایج را تحلیل کنید و یک گزارش مكتوب ارائه دهید.

در شکل ۶-۴۲ یک نمونه آی‌سی مبدل دیجیتال به آنالوگ DAC هشت بیتی با شماره فنی MC1408 به صورت بلوك دیاگرام نشان داده شده است که ولتاژ خروجی آن بر حسب بیت‌های ورودی داده شده به $A_1, A_2, A_3, A_4, A_5, A_6, A_7, A_8$ و مقادار ولتاژ مرجع (V_{REF}) و مقادار مقاومت فیدبک $R_F = R_{FB}$ و مقاومت پتانسیومتر R_{14} از رابطه زیر محاسبه می‌شود:

$$V_O = \frac{V_{REF}}{R_{14}} R_F \left(\frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256} \right)$$

پژوهش




با مراجعه به برگه اطلاعات آی‌سی MC1408 درباره مشابهت بلوك دیاگرام شکل ۶-۳۹ با مدار ۶-۴۲ تحقیق کنید و مدار معادل آن را که مشابه با جمع کننده است، ترسیم کنید و در قالب گزارش به صورت پاورپوینت ارائه دهید.


روش تبدیل سیگنال آنالوگ به سیگنال دیجیتال (Analog to Digital Convertor)
اگر بخواهیم سیگنال آنالوگ را به علائم دیجیتالی n بیتی تبدیل کنیم، به مبدل ADC نیاز داریم. در شکل ۶-۴۳ چگونگی تبدیل یک نمونه سیگنال آنالوگ به سیگنال دیجیتال n بیتی را مشاهده می‌کنید. همان‌طور که ملاحظه می‌شود، در این فرایند n سطح سیگنال آنالوگ به علائم دیجیتالی $0000, 0000, 0000, 0000, 0000, 0000, 0000, 0000$ تبدیل شده است.

جدول ۶-۱۸

پله یا گام	ورودی آنalog	خروجی دودویی			
		۸s	۴s	۲s	۱s
		D	C	B	A
۱
۲	۰/۲	.	.	.	۱
۳	۰/۴	.	.	۱	.
۴	۰/۶	.	.	۱	۱
۵	۰/۸	.	۱	.	.
۶	۱/۰	.	۱	.	۱
۷	۱/۲	.	۱	۱	.
۸	۱/۴	.	۱	۱	۱
۹	۱/۶	۱	.	.	.
۱۰	۱/۸	۱	.	.	۱
۱۱	۲/۰	۱	.	۱	.
۱۲	۲/۲	۱	.	۱	۱
۱۳	۲/۴	۱	۱	.	.
۱۴	۲/۶	۱	۱	.	۱
۱۵	۲/۸	۱	۱	۱	.
۱۶	۳/۰	۱	۱	۱	۱




شکل ۶-۴۲- مدار مبدل دیجیتال به آنalog با آی سی



شکل ۶-۴۳- تبدیل سیگنال آنالوگ به دیجیتال چهار بیتی


■ مدار الکترونیکی مبدل آنالوگ به دیجیتال ADC: مدار الکترونیکی مبدل ADC نسبت به مدار مبدل DAC پیچیده‌تر است. یک نمونه از این نوع مدار را که شامل مبدل DAC، مقایسه‌کننده ولتاژ، مولد پالس ساعت، شمارنده و مسیر فیدبک است، در شکل ۶-۴۴ مشاهده می‌کنید. این مدار قادر است ولتاژ صفر تا ۳ ولت را با تغییق $\frac{1}{2}$ ولت در ۱۶ گام به یک کد ۴ بیتی از ۰۰۰۰ به ۱۱۱۱ مطابق جدول ۶-۱۸ به صورت سیگنال دیجیتالی درآورد. چون مبدل ADC کاربردهای وسیعی دارد، برای آن آی‌سی‌های مختلفی ساخته شده است. آی‌سی ۰۸۰۴، نمونه‌ای از مبدل ADC است که آن را در شکل ۶-۴۵ نشان داده‌ایم. این آی‌سی قادر است ولتاژ آنالوگ صفر تا ۵ ولت را به یک کلمه دیجیتالی ۸ بیتی که شامل ۲۵۶ حالت است تبدیل کند.



شکل ۶-۴۵- آی‌سی مبدل آنالوگ به دیجیتال

شکل ۶-۴۴- مدار الکترونیکی مبدل آنالوگ به دیجیتال

مدارهای ADC و DAC را با نرم‌افزارهایی که آموزش دیده‌اید، شبیه‌سازی کنید و صحت عملکرد مدار را مورد بررسی قرار دهید.



شکل ۶-۴۶

الگوی پرسش

- ۱- در مدار شکل ۶-۴۶ کد باینری ورودی را بنویسید و مقدار ولتاژ خروجی را محاسبه کنید.
- ۲- در مدار مبدل DAC مدار جمع گر ولتاژ وجود دارد. درست نادرست
- ۳- یک مولد DAC ورودی از نوع را به خروجی از نوع تبدیل می‌کند.
- ۴- ADC مبدل و DAC مبدل نام دارد.


- ۵- ساختمان داخلی آی‌سی‌های DAC با مدار جمع گر متفاوت مشابه بوده و در قسمت‌های ورودی‌های آن کلیدهای قطع و وصل وجود ندارد وجود دارد
- ۶- ساختار آی‌سی‌های DAC در مقایسه با آی‌سی‌های ADC از پیچیدگی کمتری بیشتری برخوردار است.

جدول ۶-۱۹

A	B	C	F
.	.	.	1
.	.	1	1
.	1	.	0
.	1	1	1
1	.	.	0
1	.	1	1
1	1	.	0
1	1	1	1

جدول ۶-۲۰

X	CP	Q _t
.		Q _(t-1)
1		Q̄ _(t-1)



شکل ۶-۴۷

الگوی آزمون نظری پایان واحد یادگیری

۱- با توجه به جدول درستی ۶-۱۹، تابع F را به صورت مجموع مین ترم‌ها بنویسید. سپس تابع را توسط دکتر اجرا کنید.

۲- تابع $F(A, B, C) = \sum m(0, 1, 2, 4, 6)$ را با استفاده از یک مالتی پلکسرا اجرا کنید.

۳- یک رمزگشا با n ورودی، حداقل دارای چند خروجی است؟

۴- برای ثبت ۴ بیت اطلاعات به تعداد ۴ واحد حافظه (فلیپ فlap) نیاز داریم. صحیح □ غلط □

۵- شیفت رجیسترها از نظر چگونگی ثبت اطلاعات و خواندن اطلاعات به چند گروه تقسیم می‌شوند؟ نام ببرید.

۶- محتوای اولیه یک ثبات ۴ بیتی سری - سری به صورت ۱۱۰۱ است. اطلاعات ۱۰۱۱۰۱ طی شش پالس ساعت وارد شیفت رجیستر می‌شود. محتوای ثبات را پس از اعمال شش پالس ساعت بنویسید.

۷- جدول درستی فلیپ فlap T و D را بنویسید.

۸- جدول درستی ۶-۲۰ مربوط به کدام نوع فلیپ فlap است؟

الف) T (ب) J-K (پ) MS (ت)

۹- جدول درستی فلیپ فlap J-K-MS را رسم کنید.

۱۰- برای شمارش تا عدد ۱۵۶ به چند فلیپ فlap نیاز داریم؟

۱۱- با دو فلیپ فlap J-K و با رفتار T، حداقل تا چه عددی را می‌توان شمرد؟ مدار شمارنده را رسم کنید.

۱۲- برای آنکه شمارنده شکل ۶-۴۷ تا پایان عدد ۱۳ (ابتدای پالس چهاردهم) بشمرد و سپس صفر شود، مدار شمارنده را کامل کنید.

الگوی آزمون نرم افزاری پایان واحد یادگیری

۱- نرم افزارمولتی سیم را فعال کنید.

۲- تابع منطقی F را توسط مدار دکتر شبیه‌سازی کنید.

۳- تابع منطقی F را توسط مالتی پلکسرا شبیه‌سازی کنید.

ارزشیابی واحد یادگیری ۶: کسب شایستگی در طراحی مدارهای دیجیتالی و اجرای توابع آن

شرح کار:

- ۱- تشریح عملکرد مدار دکدر و مالتی پلکسیر
- ۲- نوشتن توابع منطقی به صورت استاندارد مین ترم
- ۳- اجرای توابع با استفاده از دکدر و مالتی پلکسیر
- ۴- تشریح جدول درستی انواع فلیپ فلاپ ها
- ۵- تشریح انواع شیفت رجیسترها از نظر ورود و دریافت اطلاعات
- ۶- تشریح عملکرد شمارنده صعودی و نزولی
- ۷- تشریح عملکرد مدار مبدل D/A و A/D
- ۸- شبیه سازی مدارهای منطقی با استفاده از نرم افزار

استاندارد عملکرد: طراحی مدارهای ترکیبی و اجرای توابع و طراحی مدارهای ترتیبی با رعایت استانداردهای تعریف شده

شخص ها:

- ۱- نوشتن توابع منطقی به صورت استاندارد مین ترم (۵ دقیقه)
- ۲- تشریح عملکرد مدار دکدر و مالتی پلکسیر و اجرای توابع با استفاده از دکدر و مالتی پلکسیر (۲۰ دقیقه)
- ۳- تشریح جدول درستی انواع فلیپ فلاپ ها (۱۰ دقیقه)
- ۴- تشریح انواع شیفت رجیسترها از نظر ورود و دریافت اطلاعات (۵ دقیقه)
- ۵- تشریح عملکرد شمارنده صعودی و نزولی (۱۰ دقیقه)
- ۶- تشریح عملکرد مدار مبدل D/A و A/D (۱۰ دقیقه)
- ۷- شبیه سازی مدارها با استفاده از نرم افزار (۱۰ دقیقه)

شرایط انجام کار و ابزار و تجهیزات: مکان مناسب انجام کار در کلاس یا کارگاه یا سایت مجهز به رایانه با کف عایق یا آنتن استاتیک، نور مناسب برای کارهای ظرفیت بعده حداقل ۶ مترمربع و دارای تهویه یا پنجره، انجام کار در حال نشسته یا ایستاده، رایانه، لوازم التحریر

معیار شایستگی:

ردیف	مراحل کار	حداقل نمره قبولی از ۳	نمره هنرجو
۱	نوشتن توابع منطقی به صورت استاندارد مین ترم	۱	
۲	تشریح عملکرد مدار دکدر و مالتی پلکسیر و اجرای توابع با استفاده از دکدر و مالتی پلکسیر	۲	
۳	تشریح جدول درستی انواع فلیپ فلاپ ها و تشریح انواع شیفت رجیسترها از نظر ورود و دریافت اطلاعات	۲	
۴	تشریح عملکرد شمارنده صعودی و نزولی	۲	
۵	تشریح عملکرد مدار مبدل D/A و A/D	۲	
۶	شبیه سازی مدارها با استفاده از نرم افزار	۲	
شایستگی های غیرفنی، ایمنی، بهداشت، توجهات زیست محیطی و نگرش:			
۱- محافظت از تجهیزات و دستگاه ها			
۲- دقت و مسئولیت پذیری			
۳- شایستگی تفکرو یادگیری مادام عمر			
۴- اخلاق حرفه ای			
۵- رعایت نکات زیست محیطی			
۶- به کار گیری فناوری نوین			
۷- مستند سازی			
میانگین نمرات			
* حداقل میانگین نمرات هنرجو برای قبولی و کسب شایستگی، ۲ می باشد.			